#现代UPS电源及电路图集(李成章2001)-email.part1.rar资源较大，分为两个部分，已全部上传，全部下载完即可打开：part1：https://dl.21ic.com/download/ups-463042.html part2：https://dl.21ic.com/download/ups-463043.html
上传时间： 2022-01-20
上传用户：
GJB367A-2001军用通信设备通用规范
标签： 通信设备
上传时间： 2022-03-22
上传用户：
【资源描述】:2001年全国大学生电子设计竞赛一等奖基于DDS技术的任意波形发生器.rar
上传时间： 2022-06-17
上传用户：
本文档为ESD测试相关的国际标准，IEC 61000-4-2 2001版本，包括空气放电和接触放电，内容涵盖测试方法，实验台的设置，以及相关模型参数的配置，如150 pF/330 Ω 和 330 pF/330 Ω 两种放电模块。
标签： ESD
上传时间： 2022-06-21
上传用户：
【一生中不可不读的100个(全十册)(PDF)】
标签： 100
上传时间： 2013-06-04
上传用户：eeworm
华为WCDMA全网解决方案:本章首先介绍WCDMA系统不同版本之间演进过程，使读者对WCDMA制式有总体的认识；接着从具体的网络建设角度出发，介绍了华为WCDMA全网解决方案。 10.1 WCDMA演进概述 10.1.1 标准进展概述 WCDMA技术从出现以来逐渐演进发展为R99/R4/R5/R6等多个阶段，其中R99协议于2000年3月(3GPP官方说法是1999年12月)冻结功能，经过两年时间的完善，协议已经成熟；R4协议于2001年3月冻结功能，协议已经稳定。R5协议于2002年3月 （部分功能6月）冻结功能。R6协议预计在2004年12月左右冻结功能。 图10-1 3G协议的发展趋势 WCDMA系统相对于GSM网络和GPRS网络来说，一个最重要的变化就是无线网络的改变。WCDMA网络中，使用无线接入系统RAN来取代了GSM中的基站子系统BSS。 R99版本的WCDMA核心网从网络形态上来说，可以看作是GSM的核心网络和GPRS的核心网络的组合。也即R99的核心网络分为电路域和分组域。电路域与GSM的核心网构造基本相同，分组域与GPRS的核心网构造基本相同。 R4版本的核心网络相对于R99版本来说，最大的变化就在于R99核心网电路域中MSC网元的功能在R4版本中由MSC Server和MGW来完成。其中MSC Server处理信令，MGW处理话音。分组域没有什么变化。具体可参见第三章系统结构的相关内容。 R4协议的核心网络具有TDM和IP两种组网方式。采用TDM方式组网时，R4网络的网络规划建设与R99网络有不少相近之处。比如在建设汇接网络、信令网络等方面，很多考虑都是相同的。采用IP方式组网的时候，R4的网络规划建设则与R99有了不小的区别。 R5版本的核心网络相对于R4版本来说，多了一个IMS（IP多媒体子系统）域，增加了相应的设备和接口；电路域和分组域的网络结构则没有什么大变化。同时由于网络功能的增强，部分设备功能也进行了升级。
上传时间： 2013-07-24
上传用户：13517191407
随着数字视频广播的发展，观众将会面对越来越多综合或专门频道的选择，欣赏到更高品质，更多服务的节目。而广播业者则要为这些节目的版权购买，制作而承受更高的成本，单纯的广告收入已经不够。要求对用户收取一定的收视费用，而另一方面，调查也显示用户是愿意预付一定费用以获得更好服务的。条件接受系统(Conditional Access system)就是为了商业目的而对某些广播服务实施接入控制，决定一个数字接受设备能否将特定的广播节目展现给最终用户的系统。CA技术要求既能使用户自由选择收看节目又能保护广播业者的利益，确算只有已支付了或即将支付费用的用户才能收看到所选的电视节目。在数字电视领域中，CA系统无疑将成为发展新服务的必需条件。但是在不同的运营商可能会使用不同的CA系统，在不同的CA系统之间进行互操作所必需共同遵守的最基本条件是：通用的加扰算法。每个用户接收设备中应集成相应的解扰模块。在我国国家标准--数字电视条件接收系统GY/Z 175-2001的附录H中有详细的描述。 FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。 首先本文简要介绍CA系统的目的和组成，FPGA的结构和原理，优势。然后介绍了利用FPGA来实现CA系统主要组成部分即加扰的原理和步骤，分析算法，划分逻辑结构，软件仿真，划分硬件模块，硬件性能分析，验证平台构建，硬件实现等。 然后对以上各个部分做详细的阐述。同时为了指导FPGA设计，给出了FPGA的结构和原理与FPGA设计的基本原则、设计的基本技巧、设计的基本流程； 最后给出了该加扰系统的测试与验证方法以及验证和测试结果。
上传时间： 2013-06-22
上传用户：chongchong2016
Verilog的2001标准文档，全英文。
上传时间： 2013-06-03
上传用户：Altman
模拟电子技术相关实验的multisim 2001仿真
上传时间： 2013-05-22
上传用户：zhangjinzj
《计算机组成原理》是计算机系的一门核心课程。但是它涉及的知识面非常广，内容包括中央处理器、指令系统、存储系统、总线和输入输出系统等方面，学生在学习该课程时，普遍觉得内容抽象难于理解。但借助于该计算机组成原理实验系统，学生通过实验环节，可以进一步融会贯通学习内容，掌握计算机各模块的工作原理，相互关系的来龙去脉。 为了增强实验系统的功能，提高系统的灵活性，降低实验成本，我们采用FPGA芯片技术来彻底更新现有的计算器组成原理实验平台。该技术可根据用户要求为芯片加载由VHDL语言所编写出的不同的硬件逻辑，FPGA芯片具有重复编程能力，使得系统内硬件的功能可以像软件一样被编程，这种称为“软”硬件的全新系统设计概念，使实验系统具有极强的灵活性和适应性。它不仅使该系统性能的改进和扩充变得十分简易和方便，而且使学生自己设计不同的实验变为可能。计算机组成原理实验的最终目的是让学生能够设计CPU，但首先，学生必须知道CPU的各个功能部件是如何工作，以及相互之间是如何配合构成CPU的。因此，我们必须先设计出一个教学用的以FPGA芯片为核心的硬件平台，然后在此基础上开发出VHDL部件库及主要逻辑功能，并设计出一套实验。 本文重点研究了基于FPGA芯片的VHDL硬件系统，由于VHDL的高标准化和硬件描述能力，现代CPU的主要功能如计算，存储，I/O操作等均可由VHDL来实现。同时设计实验内容，包括时序电路的组成及控制原理实验、八位运算器的组成及复合运算实验、存储器实验、数据通路实验、浮点运算器实验、多流水线处理器实验等，这些实验形成一个相互关联的系统。每个实验先由教师讲解原理及原理图，学生根据教师提供的原理图，自己用MAX+PLUSII完成电路输入，学生实验实际上是编写VHDL，不需要写得很复杂，只要能调用接口，然后将程序烧入平台，这样既不会让学生花太多的时间在画电路图上，又能让学生更好的理解每个部件的工作原理和工作过程。 论文首先研究分析了FPGA硬件实验平台，即实验系统的硬件组成。系统采用FPGA-XC4010EPC84，62256CPLD以及其他外围芯片(例如74LS244，74LS275)组成。根据不同的实验要求，规划不同实验控制逻辑。用户可选择不同的实验逻辑，通过把实验逻辑下载到FPGA芯片中构成自己的实验平台。 其次，论文详细的阐述了VHDL模块化设计，如何运用VHDL技术来依次实现CPU的各个功能部件。VHDL语言作为一种国际标准化的硬件描述语言，自1987年获得IEEE批准以来，经过了1993年和2001年两次修改，至今已被众多的国际知名电子设计自动化(EDA)工具研发商所采用，并随同EDA设计工具一起广泛地进入了数字系统设计与研发领域，目前已成为电子业界普遍接受的一种硬件设计技术。再次，论文针对实验平台中遇到的较为棘手的多流水线等问题，也进行了深入的阐述和剖析。学生需要什么样的实验条件，实验内容及步骤才能了解当今CPU所采用的核心技术，才能掌握CPU的设计，运行原理。另外，本论文的背景是需要学生熟悉基本的VHDL知识或技能，因为实验是在编写VHDL代码的前提下完成的。 本文在基于实验室的环境下，基本上较为完整的实现了一个基于FPGA的实验平台方案。在此基础上，进行了部分功能的测试和部分性能方面的分析。本论文的研究，为FPGA在实际系统中的应用提供研究思路和参考方案。论文的研究结果将对FPGA与VHDL标准的进一步发展具有重要的理论和现实意义。
上传时间： 2013-04-24
上传用户：小强mmmm
