PLL-MB

PLL的精深而扼要的讲述

PLL的精深而扼要的讲述，内容很好，我还没有时间看就传上来了

标签： PLL

上传时间： 2013-12-10

上传用户：wanghui2438
PLL的原理实验以及数据分析,分析的很好打的四眼数据下来看看吧

PLL的原理实验以及数据分析,分析的很好打的四眼数据下来看看吧

标签： PLL 实验分数据分析

上传时间： 2017-06-16

上传用户：koulian
pll simulink models for practical nad basic understanding

pll simulink models for practical nad basic understanding

标签： understanding practical simulink models

上传时间： 2013-12-02

上传用户：himbly
基于matlab的锁相环（PLL）仿真源代码

基于matlab的锁相环（PLL）仿真源代码

标签： matlab PLL 锁相环仿真

上传时间： 2017-07-08

上传用户：13517191407
MC33493 - PLL tuned UHF Transmitter for Data Transfer Applications - Motorola, Inc

MC33493 - PLL tuned UHF Transmitter for Data Transfer Applications - Motorola, Inc

标签： Applications Transmitter Motorola Transfer

上传时间： 2017-07-14

上传用户：顶得柱
高速DDR存储器数据接口设计实例. 1. 将文件拷入硬盘 2. 产生DQS模块 3. 产生DQ模块 4. 产生PLL模块 5. 拷贝以上步骤生成的文件到子目录【Project】中 6. 打

高速DDR存储器数据接口设计实例. 1. 将文件拷入硬盘 2. 产生DQS模块 3. 产生DQ模块 4. 产生PLL模块 5. 拷贝以上步骤生成的文件到子目录【Project】中 6. 打开子目录【Project】中的DataPath.qpf工程，设计顶层模块 7. 编译并查看编译结果

标签： Project 模块 DDR DQS

上传时间： 2014-12-01

上传用户：sclyutian
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定

PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF

标签： Q5 数据 PLL 输入

上传时间： 2017-07-24

上传用户：璇珠官人
Altera公司的FPGA器件内带PLL的详细中文使用手册

Altera公司的FPGA器件内带PLL的详细中文使用手册

标签： Altera FPGA PLL 器件

上传时间： 2013-12-26

上传用户：GavinNeko
关于MB-OFDM的最新程序包括卷积凿孔交织等

关于MB-OFDM的最新程序包括卷积凿孔交织等

标签： MB-OFDM 程序卷积

上传时间： 2013-12-18

上传用户：zhangjinzj
thesis related to vlsi area, pll and frequency synthesizer

thesis related to vlsi area, pll and frequency synthesizer

标签： synthesizer frequency related thesis

上传时间： 2017-08-18

上传用户：1427796291