脉冲波形的产生和整形:介绍矩形脉冲波形的产生和整形电路。 在脉冲整形电路中。介绍了最常用的两类整形电路——施密特触发器和单稳态触发器电路。在本章的最后，讨论了广为应用的555定时器和用它构成施密特触发器、单稳态触发器和多谐振荡器的方法。 7.1单稳态触发器 单稳态触发器的工作特性具有如下的显著特点； 第一，它有稳态和暂稳态两个不同的工作状态； 第二，在外界触发脉冲作用下，能从稳态翻转到暂稳态，在暂稳态维持一段时间以后，再自动返问稳态； 第三，暂稳态维持时间的长短取决于电路本身的参数，与触发脉冲的宽度和幅度无关。 由于具备这些特点。单稳态触发器被广泛应用于脉冲整形、延时(产生滞后于触发脉冲的输出脉冲)以及定时(产生固定时间宽度的脉冲信号)等。 7.1.1脉冲波形的主要参数 获取矩形脉冲波形的途径不外乎有两种：一种是利用各种形式的多谐振荡器电路直接产生所需要的矩形脉冲，另一种则是通过各种整形电路把已有的周期性变化波形变换为符合要求的矩形脉冲。当然，在采用整形的方法获取矩形脉冲时，是以能够找到频率和幅度都符合要求的一种已有电压信号为前提的。 在同步时序电路中，作为时钟信号的矩形脉冲控制和协调着整个系统的工作。因此，时钟脉冲的特性直接关系到系统能否正常地工作。为了定量描述矩形脉冲的特性，通常给出图7-1 中所标注的几个主要参数。这些参数是： 脉冲周期 ——周期性重复的脉冲序列中，两个相邻脉冲之间的时间间隔。有时也使用频率 表示单位时间内脉冲重复的次数。
标签： 脉冲波形
上传时间： 2013-10-08
上传用户：gai928943
摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。 关键词: 时钟分相技术; 应用 中图分类号: TN 79 文献标识码:A 文章编号: 025820934 (2000) 0620437203 时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的 性能。尤其现代电子系统对性能的越来越高的要求, 迫使我们集中更多的注意力在更高频率、 更高精度的时钟设计上面。但随着系统时钟频率的升高。我们的系统设计将面临一系列的问 题。 1) 时钟的快速电平切换将给电路带来的串扰(Crosstalk) 和其他的噪声。 2) 高速的时钟对电路板的设计提出了更高的要求: 我们应引入传输线(T ransm ission L ine) 模型, 并在信号的匹配上有更多的考虑。 3) 在系统时钟高于100MHz 的情况下, 应使用高速芯片来达到所需的速度, 如ECL 芯 片, 但这种芯片一般功耗很大, 再加上匹配电阻增加的功耗, 使整个系统所需要的电流增大, 发 热量增多, 对系统的稳定性和集成度有不利的影响。 4) 高频时钟相应的电磁辐射(EM I) 比较严重。 所以在高速数字系统设计中对高频时钟信号的处理应格外慎重, 尽量减少电路中高频信 号的成分, 这里介绍一种很好的解决方法, 即利用时钟分相技术, 以低频的时钟实现高频的处 理。 1 时钟分相技术 我们知道, 时钟信号的一个周期按相位来分, 可以分为360°。所谓时钟分相技术, 就是把 时钟周期的多个相位都加以利用, 以达到更高的时间分辨。在通常的设计中, 我们只用到时钟 的上升沿(0 相位) , 如果把时钟的下降沿(180°相位) 也加以利用, 系统的时间分辨能力就可以 提高一倍(如图1a 所示)。同理, 将时钟分为4 个相位(0°、90°、180°和270°) , 系统的时间分辨就 可以提高为原来的4 倍(如图1b 所示)。 以前也有人尝试过用专门的延迟线或逻辑门延时来达到时钟分相的目的。用这种方法产生的相位差不够准确, 而且引起的时间偏移(Skew ) 和抖动 (J itters) 比较大, 无法实现高精度的时间分辨。 近年来半导体技术的发展, 使高质量的分相功能在一 片芯片内实现成为可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能优异的时钟 芯片。这些芯片的出现, 大大促进了时钟分相技术在实际电 路中的应用。我们在这方面作了一些尝试性的工作: 要获得 良好的时间性能, 必须确保分相时钟的Skew 和J itters 都 比较小。因此在我们的设计中, 通常用一个低频、高精度的 晶体作为时钟源, 将这个低频时钟通过一个锁相环(PLL ) , 获得一个较高频率的、比较纯净的时钟, 对这个时钟进行分相, 就可获得高稳定、低抖动的分 相时钟。 这部分电路在实际运用中获得了很好的效果。下面以应用的实例加以说明。2 应用实例 2. 1 应用在接入网中 在通讯系统中, 由于要减少传输 上的硬件开销, 一般以串行模式传输 图3 时钟分为4 个相位 数据, 与其同步的时钟信号并不传输。 但本地接收到数据时, 为了准确地获取 数据, 必须得到数据时钟, 即要获取与数 据同步的时钟信号。在接入网中, 数据传 输的结构如图2 所示。 数据以68MBös 的速率传输, 即每 个bit 占有14. 7ns 的宽度, 在每个数据 帧的开头有一个用于同步检测的头部信息。我们要找到与它同步性好的时钟信号, 一般时间 分辨应该达到1ö4 的时钟周期。即14. 7ö 4≈ 3. 7ns, 这就是说, 系统时钟频率应在300MHz 以 上, 在这种频率下, 我们必须使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型门延迟为340p s) , 如前所述, 这样对整个系统设计带来很多的困扰。 我们在这里使用锁相环和时钟分相技术, 将一个16MHz 晶振作为时钟源, 经过锁相环 89429 升频得到68MHz 的时钟, 再经过分相芯片AMCCS4405 分成4 个相位, 如图3 所示。 我们只要从4 个相位的68MHz 时钟中选择出与数据同步性最好的一个。选择的依据是: 在每个数据帧的头部(HEAD) 都有一个8bit 的KWD (KeyWord) (如图1 所示) , 我们分别用 这4 个相位的时钟去锁存数据, 如果经某个时钟锁存后的数据在这个指定位置最先检测出这 个KWD, 就认为下一相位的时钟与数据的同步性最好(相关)。 根据这个判别原理, 我们设计了图4 所示的时钟分相选择电路。 在板上通过锁相环89429 和分相芯片S4405 获得我们所要的68MHz 4 相时钟: 用这4 个 时钟分别将输入数据进行移位, 将移位的数据与KWD 作比较, 若至少有7bit 符合, 则认为检 出了KWD。将4 路相关器的结果经过优先判选控制逻辑, 即可输出同步性最好的时钟。这里, 我们运用AMCC 公司生产的 S4405 芯片, 对68MHz 的时钟进行了4 分 相, 成功地实现了同步时钟的获取, 这部分 电路目前已实际地应用在某通讯系统的接 入网中。 2. 2 高速数据采集系统中的应用 高速、高精度的模拟- 数字变换 (ADC) 一直是高速数据采集系统的关键部 分。高速的ADC 价格昂贵, 而且系统设计 难度很高。以前就有人考虑使用多个低速 图5 分相技术应用于采集系统 ADC 和时钟分相, 用以替代高速的ADC, 但由 于时钟分相电路产生的相位不准确, 时钟的 J itters 和Skew 比较大(如前述) , 容易产生较 大的孔径晃动(Aperture J itters) , 无法达到很 好的时间分辨。 现在使用时钟分相芯片, 我们可以把分相 技术应用在高速数据采集系统中: 以4 分相后 图6 分相技术提高系统的数据采集率 的80MHz 采样时钟分别作为ADC 的 转换时钟, 对模拟信号进行采样, 如图5 所示。 在每一采集通道中, 输入信号经过 缓冲、调理, 送入ADC 进行模数转换, 采集到的数据写入存储器(M EM )。各个 采集通道采集的是同一信号, 不过采样 点依次相差90°相位。通过存储器中的数 据重组, 可以使系统时钟为80MHz 的采 集系统达到320MHz 数据采集率(如图6 所示)。 3 总结 灵活地运用时钟分相技术, 可以有效地用低频时钟实现相当于高频时钟的时间性能, 并 避免了高速数字电路设计中一些问题, 降低了系统设计的难度。
上传时间： 2013-12-17
上传用户：xg262122
第四章 信号分离电路 第四章 信号分离电路 第一节 滤波器的基本知识一、滤波器的功能和类型1、功能：滤波器是具有频率选择作用的电路或运算处理系统，具有滤除噪声和分离各种不同信号的功能。2、类型：按处理信号形式分：模拟滤波器和数字滤波器按功能分：低通、高通、带通、带阻按电路组成分：LC无源、RC无源、由特殊元件构成的无源滤波器、RC有源滤波器按传递函数的微分方程阶数分：一阶、二阶、高阶第一节 滤波器的基本知识 第一节 滤波器的基本知识二、模拟滤波器的传递函数与频率特性（一）模拟滤波器的传递函数模拟滤波电路的特性可由传递函数来描述。传递函数是输出与输入信号电压或电流拉氏变换之比。经分析，任意个互相隔离的线性网络级联后，总的传递函数等于各网络传递函数的乘积。这样，任何复杂的滤波网络，可由若干简单的一阶与二阶滤波电路级联构成。 第一节 滤波器的基本知识（二）模拟滤波器的频率特性模拟滤波器的传递函数H(s)表达了滤波器的输入与输出间的传递关系。若滤波器的输入信号Ui是角频率为w的单位信号，滤波器的输出Uo(jw)=H(jw)表达了在单位信号输入情况下的输出信号随频率变化的关系，称为滤波器的频率特性函数，简称频率特性。频率特性H(jw)是一个复函数，其幅值A(w)称为幅频特性，其幅角∮(w)表示输出信号的相位相对于输入信号相位的变化，称为相频特性。
上传时间： 2014-12-23
上传用户：wutong
Construction Strategy of ESD Protection CircuitAbstract： The principles used to construct ESD protection on circuits and the basic conceptions of ESD protection design are presented.Key words：ESD protection/On circuit, ESD design window, ESD current path1 引言静电放电（ESD，Electrostatic Discharge）给电子器件环境会带来破坏性的后果。它是造成集成电路失效的主要原因之一。随着集成电路工艺不断发展，互补金属氧化物半导体（CMOS，Complementary Metal-Oxide Semiconductor）的特征尺寸不断缩小，金属氧化物半导体(MOS, Metal-Oxide Semiconductor)的栅氧厚度越来越薄，MOS 管能承受的电流和电压也越来越小，因此要进一步优化电路的抗ESD 性能，需要从全芯片ESD 保护结构的设计来进行考虑。
标签： Construction Strategy ESD of
上传时间： 2013-11-09
上传用户：Aidane
电路分析基础电路分析基础Fundamentals of Electric CircuitsFundamentals of Electric Circuits多媒体教学课件多媒体教学课件北京理工大学北京理工大学Beijing Institute of TechnologyBeijing Institute of Technology 目录•第一章集总电路中电压、电流的约束关系•第二章运用独立电流、电压变量的分析方法•第四章分解法及单口网络•第三章叠加方法与网络函数•第六章电容元件和电感元件•第七章一阶电路•第八章二阶电路•第十章正弦稳态功率和能量三相电路•第九章阻抗与导纳•第十一章电路的频率响应•第十二章耦合电感和理想变压器
标签： 电路分析基础
上传时间： 2013-11-10
上传用户：asdstation
PCI ExpressTM Architecture Add-in Card Compliance Checklist for the PCI Express Base 1.0a SpecificationThe PCI Special Interest Group disclaims all warranties and liability for the use of this document and the information contained herein and assumes no responsibility for any errors that may appear in this document, nor does the PCI Special Interest Group make a commitment to update the information contained herein.Contact the PCI Special Interest Group office to obtain the latest revision of this checklistQuestions regarding the ths document or membership in the PCI Special Interest Group may be forwarded tPCI Special Interest Group5440 SW Westgate Drive #217Portland, OR 97221Phone: 503-291-2569Fax: 503-297-1090 DISCLAIMERThis document is provided "as is" with no warranties whatsoever, including any warranty of merchantability, noninfringement, fitness for any particular purpose, or any warranty otherwise arising out of any proposal, specification, or sample. The PCI SIG disclaims all liability for infringement of proprietary rights, relating to use of information in this specification. No license, express or implied, by estoppel or otherwise, to any intellectual property rights is granted herein.
标签： Architecture ExpressTM PCI
上传时间： 2013-11-03
上传用户：gy592333
第一章 基 础 知 识由电阻、电容、电感等集中参数元件组成的电路称为集中电路。1.1 电路与电路模型1.2 电路分析的基本变量1.3 电阻元件和独立电源元件1.4 基尔霍夫定律1.5 受 控 源1.6 两类约束和KCL，KVL方程的独立性1.1 电路与电路模型1.电路2.电路的形式与功能 电路的功能基本上可以分成两大类。一类是用来实现电能的转换、传输和分配。电路的另一类功能则是在信息网络中，用来传递、储存、加工和处理各种电信号。 图1-2所示的是通信网的基本组成框图。通常把输入电路的信号称为激励，而把经过电路传输或处理后的信号称为响应。 3.电路模型与集中电路 构成电路的设备和器件统称为电路部件，常用的电路部件有电池、发电机、信号发生器、电阻器、电容器、电感线圈、变压器、晶体管及集成电路等。 基本的电路参数有3个，即电阻、电容和电感。 基本的集中参数元件有电阻元件、电感元件和电容元件，分别用图1-3(a)，(b)和(c)来表示。
上传时间： 2013-10-20
上传用户：1966649934
2-1 何谓测量放大电路？对其基本要求是什么？ 在测量控制系统中，用来放大传感器输出的微弱电压，电流或电荷信号的放大电路称为测量放大电路，亦称仪用放大电路。对其基本要求是：①输入阻抗应与传感器输出阻抗相匹配；②一定的放大倍数和稳定的增益；③低噪声；④低的输入失调电压和输入失调电流以及低的漂移；⑤足够的带宽和转换速率（无畸变的放大瞬态信号）；⑥高输入共模范围（如达几百伏）和高共模抑制比；⑦可调的闭环增益；⑧线性好、精度高；⑨成本低。 2-2 图2-2a所示斩波稳零放大电路中，为什么采用高、低频两个通道，即R3、C3组成的高频通道和调制、解调、交流放大器组成的低频通道？ 采用高频通道是为了使斩波稳零放大电路能在较宽的频率范围内工作，而采用低频通道则能对微弱的直流或缓慢变化的信号进行低漂移和高精度的放大。 2-3 请参照图2-3，根据手册中LF347和CD4066的连接图（即引脚图），将集成运算放大器LF347和集成模拟开关CD4066接成自动调零放大电路。 LF347和CD4066接成的自动调零放大电路如图X2-1。
标签： 信号放大电路
上传时间： 2013-10-09
上传用户：ysjing
滤波器的概述,滤波器的种类,滤波器的原理介绍,滤波器的主要参数说明.
上传时间： 2013-11-16
上传用户：Huge_Brother
OPTOELECTRONICS CIRCUIT COLLECTION AVALANCHE PHOTODIODE BIAS SUPPLY 1Provides an output voltage of 0V to +80V for reverse biasingan avalanche photodiode to control its gain. This circuit canalso be reconfigured to supply a 0V to –80V output.LINEAR TEC DRIVER–1This is a bridge-tied load (BTL) linear amplifier for drivinga thermoelectric cooler (TEC). It operates on a single +5Vsupply and can drive ±2A into a common TEC.LINEAR TEC DRIVER–2This is very similar to DRIVER–1 but its power output stagewas modified to operate from a single +3.3V supply in orderto increase its efficiency. Driving this amplifier from astandard +2.5V referenced signal causes the output transistorsto have unequal power dissipation.LINEAR TEC DRIVER–3This BTL TEC driver power output stage achieves very highefficiency by swinging very close to its supply rails, ±2.5V.This driver can also drive ±2A into a common TEC. Operationis shown with the power output stage operating on±1.5V supplies. Under these conditions, this linear amplifiercan achieve very high efficiency. Application ReportThe following collection of analog circuits may be useful in electro-optics applications such as optical networkingsystems. This page summarizes their salient characteristics.
上传时间： 2013-10-27
上传用户：落花无痕
