虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

None-zero

  • EIGRP路由器基础实验

    实验目的: 1、掌握EIGRP 的基本配置 2、掌握EIGRP 的通配符掩配置方法 3、掌握EIGRP 的自动汇总特性,理解EIGRP 的自动汇总的缺陷以及如何关闭自动汇总 4、掌握EIGRP 的手工汇总 5、掌握通过ip default-network 命令配置EIGRP 默认网络 6、掌握EIGRP 的手工自动总结的配置方

    标签: EIGRP 路由器 基础实验

    上传时间: 2013-10-13

    上传用户:llwap

  • 回路电源式显示电表(无电源式)

    特点 精确度0.05%满刻度 ±1位数 显示范围-19999-99999可任意规划 可直接量測直流4至20mA電流,無需另接輔助電源 尺寸小(24x48x50mm),穩定性高 分离式端子,配线容易 CE 认证 主要規格 辅助电源: None 精确度: 0.05% F.S. ±1 digit(DC) 输入抗阻: approx. 250 ohm with 20mA input 输入电压降: max. DC5V with 20mA input 最大过载能力: < ±50mA 取样时间: 2.5 cycles/sec. 显示值范围: -19999 - 99999 digit adjustable 归零调整范围: -999-999 digit adjustable 最大值调整范围: -999-999 digit adjustable 过载显示: " doFL " or "-doFL" 极性显示: " 一 " for negative readings 显示幕 : Brigh Red LEDs high 8.6mm(.338") 温度系数 : 50ppm/℃ (0-50℃) 参数设定方式: Touch switches 记忆型式: Non-volatile E2 外壳材料: ABS 绝缘耐压能力: 2KVac/1 min. (input/case) 使用环境条件: 0-50℃(20 to 90% RH non-condensed) 存放环境条件: 0-70℃(20 to 90% RH non-condensed) 外型尺寸: 24x48x50mm CE认证: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001

    标签: 回路电源 电表 无电源

    上传时间: 2013-10-09

    上传用户:lhuqi

  • 5位数LCD型显示表(无电源式)

    特点 精确度0.1%满刻度 ±1位数 显示范围-19999-99999可任意规划 可直接量测直流电流/直流电压,无需另接辅助电源 尺寸小(24x48x50mm),稳定性高 分离式端子,配线容易 CE 认证 2.主要規格 辅助电源: None 精确度: 0.1% F.S. ±1 digit(1-100%F.S.) 输入抗阻 : >100Mohm(<2V range) >2Mohm(<2Vrange) < 0.25VA(current ranges) < 1000Vrms(>54V ranges) 最大过载能力: < 150Vrms(<54V ranges)

    标签: LCD 无电源

    上传时间: 2013-10-08

    上传用户:tiantwo

  • 三星S3C6410用户手册(中文版)

    6410中文手册,三星S3C6410用户手册(中文版)。

    标签: S3C6410 三星 用户手册

    上传时间: 2013-11-15

    上传用户:cylnpy

  • MS-DOS6.2批处理文件高级指南

    hao,MS-DOS6.2批处理文件高级指南。

    标签: MS-DOS 6.2 批处理

    上传时间: 2013-11-18

    上传用户:gengxiaochao

  • Protel DXP 2004 SP2下载地址

    软件介绍与下载事项: .Zah287 { display:none; } _)(^$RFSW#$%T

    标签: Protel 2004 DXP SP2

    上传时间: 2013-10-28

    上传用户:fnggknj

  • XAPP520将符合2.5V和3.3V I/O标准的7系列FPGA高性能I/O Bank进行连接

    XAPP520将符合2.5V和3.3V I/O标准的7系列FPGA高性能I/O Bank进行连接  The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems

    标签: XAPP FPGA Bank 520

    上传时间: 2013-11-06

    上传用户:wentianyou

  • CAM350 v8.05学习资料

    CAM350教程:CAM350 v8.05学习资料 。

    标签: 8.05 CAM 350

    上传时间: 2013-11-05

    上传用户:xhz1993

  • The VHDL Cookbook (VHDL编码书籍)

    The VHDL Cookbook是 是VHDL编码书籍。

    标签: VHDL Cookbook The 编码

    上传时间: 2013-11-19

    上传用户:lixqiang

  • xilinx Zynq-7000 EPP产品简介

    The Xilinx Zynq-7000 Extensible Processing Platform (EPP) redefines the possibilities for embedded systems, giving system and software architects and developers a flexible platform to launch their new solutions and traditional ASIC and ASSP users an alternative that aligns with today’s programmable imperative. The new class of product elegantly combines an industrystandard ARMprocessor-based system with Xilinx 28nm programmable logic—in a single device. The processor boots first, prior to configuration of the programmable logic. This, along with a streamlined workflow, saves time and effort and lets software developers and hardware designers start development simultaneously. 

    标签: xilinx Zynq 7000 EPP

    上传时间: 2013-10-09

    上传用户:evil