N分频

VHDL源程序：半整数分频器电路

半整数分频器电路的VHDL源程序，供大家学习和讨论。\r\n

标签： VHDL 源程序整数分频器

上传时间： 2013-09-04

上传用户：fdfadfs
这是我自己编写的三分频

这是我自己编写的三分频，也就是奇数分频，占空比为1：1，当然如果需要其它奇数分频，只要将程序里面的N和counter修改即可

标签： 编写三分频

上传时间： 2015-08-06

上传用户：我们的船长
VHDL实现任意整数分频

VHDL实现任意整数分频，--只要把n设置成你要分频的数值就可以了

标签： VHDL 整数分频

上传时间： 2015-10-15

上传用户：ukuk
VHDL任意整数分频程序

VHDL任意整数分频程序，只要讲n换成需要的数字就可以了！

标签： VHDL 整数分频程序

上传时间： 2016-02-13

上传用户：dongbaobao
分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL

分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源，再者，这种方式只消耗不多的逻辑单元就可以达到对时钟操作的目的。偶数倍分频：偶数倍分频应该是大家都比较熟悉的分频，通过计数器计数是完全可以实现的。如进行N倍偶数分频，那么可以通过由待分频的时钟触发计数器计数，当计数器从0计数到N/2-1时，输出时钟进行翻转，并给计数器一个复位信号，使得下一个时钟从零开始计数。以此循环下去。这种方法可以实现任意的偶数分频。

标签： altera FPGA PLL 分频器

上传时间： 2016-06-14

上传用户：wpwpwlxwlx
任意奇数分频

任意奇数分频，只要修改N即可实现可验证

标签： 分频

上传时间： 2014-01-20

上传用户：sssl
本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设计

本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设计，包括偶数分频、非 50％占空比和 50％占空比的奇数分频、半整数（N+0.5）分频、小数分频、分数分频以及积分分频。所有实现均可通过 Synplify Pro 或 FPGA 生产厂商的综合器进行综合，形成可使用的电路，并在 ModelSim 上进行验证。

标签： FPGA CPLD VHDL 分频器

上传时间： 2013-12-15

上传用户：从此走出阴霾
一个实现整数分频的VHDL代码

一个实现整数分频的VHDL代码，只要把n设置成你所需要的分频的数值就行

标签： VHDL 整数分频代码

上传时间： 2016-11-23

上传用户：凤临西北
该模块为分频器

该模块为分频器，将1KHZ的时钟频率分频成每分钟一次的时钟频率事实上，该源码可以实现任意整数的分频，主要让N的值设置好相应的数字

标签： 模块分频器

上传时间： 2013-12-30

上传用户：xlcky
参数化分频器

参数化分频器，以5为例，能很方便的扩展到参数N

标签： 参数分频器

上传时间： 2017-05-25

上传用户：libenshu01