ETL-002 FPGA开发板是以Altera公司的最新系列Cyclone III中的3C10为主芯片，并提供了极为丰富的芯片外围接口资源以及下载线，数据线以及资料光盘等。除了这些硬件外，我们还提供了十多个接口实验，并公开了电路原理图和实验的Verilog源代码，以便于大家对照学习，并可以在该开发板上进行二次开发。
上传时间： 2013-10-29
上传用户：1477849018@qq.com
1．第一次打开ModelSim 会出现Welcome to ModelSim 对话框，选取Create a
标签： ModelSim
上传时间： 2013-11-21
上传用户：许小华
IP核生成文件：（Xilinx/Altera 同） IP核生成器生成 ip 后有两个文件对我们比较有用，假设生成了一个 asyn_fifo 的核，则asyn_fifo.veo 给出了例化该核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式）。asyn_fifo.v 是该核的行为模型，主要调用了 xilinx 行为模型库的模块，仿真时该文件也要加入工程。（在 ISE中点中该核，在对应的 processes 窗口中运行“ View Verilog Functional Model ”即可查看该 .v 文件）。如下图所示。
上传时间： 2013-10-20
上传用户：lingfei
Altera FPGA_CPLD设计（实例源代码）
上传时间： 2013-10-19
上传用户：wangdean1101
基于Altera MegaCore实现FFT的方法
上传时间： 2013-11-15
上传用户：alex wang
6.2.3 ALTERA芯片配置电路设计。
上传时间： 2013-10-31
上传用户：cainaifa
6.2 ALTERA 的FPGA下载配置设计
上传时间： 2013-11-14
上传用户：zw380105939
4.1 基于MODELSIM的功能仿真。
上传时间： 2013-11-02
上传用户：hakim
5款ALTERA FPGA开发板原理图合集
上传时间： 2013-12-19
上传用户：q3290766
用ModelSimSE进行功能仿真和时序仿真的方法（ALTERA篇）
标签： ModelSimSE ALTERA 功能仿真 时序仿真
上传时间： 2013-11-01
上传用户：pwcsoft
