VHDL的课程设计，密码锁，去年我们课程设计我的程序，很好的程序，请验收。可以做VHDL课程设计用 去年我的开发环境是 max.pulls2
标签： VHDL
上传时间： 2014-01-09
上传用户：ikemada
lpd6803是深圳英盛美半导体公司出品的一款高性能led驱动芯片，该芯片具有如下特点： 三路输出，恒流驱动：每路各有一个外挂电阻调整电流：Iout(max)=30mA, Vout(max)=12V。 兼容恒压模式，可直接替换ZQL9712等常规芯片。 直接PWM输出，无亮度损失，降低数据传输量，有效减少电磁干扰(EMI)。 支持32级灰度/256级灰度（内置反伽码校正逻辑）两种模式，扫描频率高（>4000HZ）。 仅需时钟线/数据线的两线传输结构，级联能力超强。 内建振荡器，支持FREE-RUN模式，降低控制电路成本。 内置LDO稳压电路，电源适应范围宽(4.8-8V)，输出耐压高（LED灯供电电压可达12V）。 简化外围配套，可扩充性好，也可作为PWM发生器控制大电流器件驱动大功率LED灯。 该芯片特别适合用于led幕墙灯、led全彩点光源、广告字、异型屏等产品，相对于9712/6106/595/5026/62726等芯片来说，外围器件少，电路简单， 布线容易，使用电线节省，控制器也简单。
上传时间： 2014-01-21
上传用户：trepb001
基于DSP平台实现turbo码Max_Log_MAP算法，基于标准C 语言研究 了Turbo 码Max - Log - MAP 译码算法的软件编程与实现,为了提高程序的运行效率,结合TMS320C6000 系列DSP 芯片 的结构与特点采用循环展开、数据的存取优化设计、算法改进等措施进行了代码优化,给出了测试结果，非常值得一看
标签： Max_Log_MAP turbo DSP 算法
上传时间： 2014-01-11
上传用户：
ead file "YD.DOC". Who is the intended user Beginners in assembly and programmers. Features of the program: Yilmaz Disassembler:is an interactive disassembler which lets the user be a part of the disassembling process,is flexible, the user can disassemble in different formats,has user friendly interface, mouse support, pop-up menu commands, short cut key commands, context-sensitive on-line help,and it is cheap. Program s capacity and limitations: Max executable file size is 64 KB. Can not disassemble program of EXE-format.Only 8086/8088 CPU instructions can be disassembled. Disassemble 8087 Math Co-processor s instructions.
标签： programmers Beginners Features assembly
上传时间： 2014-06-21
上传用户：皇族传媒
本书系统地介绍了一种硬件描述语言，即VHDL语言设计数字逻辑电路和数字系统的新方法。这是电子电路设计方法上一次革命性的变化，也是迈向21世纪的电子工程师所必须掌握的专门知识。本书共分12章，第l章---第8章主要介绍VHDL语言的基本知识和使用VHDL语言设计简单逻辑电路的基本方法；第9章和第10章分别以定时器和接口电路设计为例，详述了用VHDL语言设计复杂电路的步骤和过程；第11章简单介绍了VHDL语言93版和87版的主要区别；第12章介绍了MAX+plus II的使用说明。 本书以数字逻辑电路设计为主线，用对比手法来说明数字逻辑电路的电原理图和VHDL语言程序之间的对应关系，并列举了众多的实例。另外，还对设计中的有关技术，如仿真、综合等作了相应说明。本书简明扼要，易读易懂。它可作为大学本科和研究生的教科书，也可以作为一般从事电子电路设计工程师的自学参考书。
标签： 硬件描述语言
上传时间： 2014-01-11
上传用户：sz_hjbf
是EDA设计的数字钟的VHDL语言程序，可用Max+Plus2进行编译，仿真并下载到芯片中。
上传时间： 2016-04-30
上传用户：manlian
《VDHL硬件描述语言与数字逻辑》 ——————电子工程师必备知识 西安电子科技大学出版社出版 第一章 数字系统硬件设计概述 第二章 VHDL语言程序的基本结构 第三章 VHDL语言的数据类型及运算操作符 第四章 VHDL语言构造体的描述方式 第五章 VHDL语言的主要描述语言 第六章 数值系统的状态模型 第七章 基本逻辑电路设计 第八章 仿真与逻辑综合 第九章 计时电路设计实例 第十章 微处理器接口芯片设计实例 第十一章 93版和87版VHDL语言的主要区别 第十二章 MAX+plusII使用说明
上传时间： 2013-12-30
上传用户：皇族传媒
％radon transform clear all ％ N=800 n=1:N fs=200 t=n/fs x1=exp(j*2*pi*(5*t+0.5*5*t.^2)) x2=exp(j*2*pi*(5*t+0.5*15*t.^2)) x=x1+x2 ％N=length(x) ％ ambifunb(x ) ％*****************************************RAT naf=ambifunb(x) htl(abs(naf)) ％ [wh,rho,theta]=htl(abs(naf)) colormap([0,0,0]) ％ xlabel( 极半径 ) ％ ylabel( 角度 ) ％**************************************％找出峰值点的坐标,计算初始频率和调频斜率(正确) ％找出峰值点的坐标 b=max(max(wh)) [u,a]=find(wh>=0.8*b)
上传时间： 2014-10-27
上传用户：Yukiseop
介绍了一种采用硬件控制的自动数据采集系统的设计方法，包括数字系统自顶向下的设计思路、Verilog HDL对系统硬件的描述和状态机的设计以及MAX+PLUSII开发软件的仿真。设计结果表明：该采集系统具有很高的实用价值，极大地提高了系统的信号处理能力。
上传时间： 2016-07-01
上传用户：czl10052678
动态规划的方程大家都知道，就是 f[i,j]=min{f[i-1,j-1],f[i-1,j],f[i,j-1],f[i,j+1]}+a[i,j] 但是很多人会怀疑这道题的后效性而放弃动规做法。 本来我还想做Dijkstra，后来变了没二十行pascal就告诉我数组越界了……（dist:array[1..1000*1001 div 2]...） 无奈之余看了xj_kidb1的题解，刚开始还觉得有问题，后来豁然开朗…… 反复动规。上山容易下山难，我们可以从上往下走，最后输出f[n][1]。 xj_kidb1的一个技巧很重要，每次令f[i][0]=f[i][i],f[i][i+1]=f[i][1]（xj_kidb1的题解还写错了）
上传时间： 2014-07-16
上传用户：libinxny
