KHZ

KHZ（千赫兹）是频率，它是交流电(AC)或电磁波(EM)频率的单位，等于1000赫兹(1000Hz)。这个单位也用于信号带宽的度量和描述。

针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的新型的数字锁相环。使用FPGA 内底层嵌入功能单元中的数字锁相环74HCT297 ,并添加少量的数字电

针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的新型的数字锁相环。使用FPGA 内底层嵌入功能单元中的数字锁相环74HCT297 ,并添加少量的数字电路来实现。最后利用仿真波形验证该设计的合理性和有效性。整个设计负载范围宽、锁相时间短,现已成功应用于100 KHZ/ 30 kW 的感应加热电源中。

标签： FPGA 297 HCT 高频感应

上传时间： 2014-01-11

上传用户：AbuGe
采用离散小波变换方法(Mallat算法)

采用离散小波变换方法(Mallat算法)，实现对语音信号的双通道子带压缩编码。将语音信号中，C125Hz的低频区信号完全保留，在125Hz飞KHZ频段的语音信号用小波分解逐级进行较为精确的量化并进行滤波，而将高频部分采用游程编，进而达到在保证语音信号原有特性的前提下大幅度的压缩语音信号的传输数据量

标签： Mallat 离散小波变换算法

上传时间： 2013-12-04

上传用户：csgcd001
：频率计。具有4位显示

：频率计。具有4位显示，能自动根据7位十进制计数的结果，自动选择有效数据的 --高4位进行动态显示。小数点表示是千位，即KHZ。

标签： 频率计

上传时间： 2013-12-14

上传用户：561596
数字频率计VHDL程序 --文件名：plj.vhd。 --功能：频率计。具有4位显示

数字频率计VHDL程序 --文件名：plj.vhd。 --功能：频率计。具有4位显示，能自动根据7位十进制计数的结果，自动选择有效数据的 --高4位进行动态显示。小数点表示是千位，即KHZ。

标签： VHDL plj vhd 数字频率计

上传时间： 2013-12-23

上传用户：Altman
数字频率计VHDL程序与仿真文件名：plj.vhd。 --功能：频率计。具有4位显示

数字频率计VHDL程序与仿真文件名：plj.vhd。 --功能：频率计。具有4位显示，能自动根据7位十进制计数的结果，自动选择有效数据的 --高4位进行动态显示。小数点表示是千位，即KHZ。

标签： VHDL plj vhd 数字频率计

上传时间： 2016-11-20

上传用户：lunshaomo
智能频率计 1. 频率测量范围为1Hz~1MHz 2. 当频率在1KHZ以下时采用测周方法其它情　　　　况采用测频方法.二者之间自动转换 3. 测量结果显示在数码管上,单位可以是Hz

智能频率计 1. 频率测量范围为1Hz~1MHz 2. 当频率在1KHZ以下时采用测周方法其它情　　　　况采用测频方法.二者之间自动转换 3. 测量结果显示在数码管上,单位可以是Hz（Ｈ）、　　　KHZ（ＡＨ）或MHz（ＢＨ）。４. 测量过程不显示数据，待测量结果结束后，直接显示结果。

标签： 1KHZ MHz Hz 频率计

上传时间： 2013-12-29

上传用户：LouieWu
本例展示了如何设置TIM工作在输出比较-非主动模式（Output Compare Inactive mode）

本例展示了如何设置TIM工作在输出比较-非主动模式（Output Compare Inactive mode），并产生相应的中断。 TIM2时钟设置为36MHz，预分频设置为35999，TIM2计数器时钟可表达为： TIM2 counter clock = TIMxCLK / (Prescaler +1) = 1 KHZ 设置TIM2_CCR1寄存器值为1000， CCR1寄存器值1000除以TIM2计数器时钟频率1KHZ，为1000毫秒。因此，经过1000毫秒的时延，置PC.06输出为低电平。同理，根据寄存器TIM2_CCR2 、TIM2_CCR3和 TIM2_CCR4的值，经过500毫秒的时延，置PC.07输出为低电平；经过250毫秒的时延，置PC.08输出为低电平；经过125毫秒的时延，置PC.09输出为低电平。输出比较寄存器的值决定时延的大小，当计数器的值小于这个值的时候，点亮与PC.06-PC.09相连的LED；当计数器的值达到这个值得时候，产生中断，在TIM2的4个通道相应的中断里，把它们一一关闭。

标签： Inactive Compare Output mode

上传时间： 2013-12-20

上传用户：ghostparker
There are _NO_ standard sample rate for the samples used in modules. But most often the samples are

There are _NO_ standard sample rate for the samples used in modules. But most often the samples are done on the rate called C-3 (which is about 16574 Hz if you have a PAL machine). Sometimes drums are sampled at A-3 (around 28 KHZ), and some sounds are at ~8 KHZ or anything else to save space.

标签： samples are the standard

上传时间： 2017-04-14

上传用户：稀世之宝039
This experiment uses the Blackfi n BF533/BF537 EZ-KIT to run a simple FIR fi lter on stereo channe

This experiment uses the Blackfi n BF533/BF537 EZ-KIT to run a simple FIR fi lter on stereo channels at a sampling frequency of 48 KHZ. The CYCLE register is embedded in the main program ( process_data.c) to benchmark the time needed to process two FIR fi lters. A background telemetry channel (BTC) is set up to display the cycle count.

标签： experiment Blackfi EZ-KIT channe

上传时间： 2013-12-27

上传用户：baiom
The FPGA can realize a more optimized Digital controller in DC/DC Converters when compare to DSPs. I

The FPGA can realize a more optimized Digital controller in DC/DC Converters when compare to DSPs. In this paper, based on the FPGA platform, The theoretical analysis, characteristics, simulation and design consideration are given. The methods to implement the digital DC/DC Converters have been researched. The function module, state machine of digital DC/DC controller and high resolution DPWM with Sigma- Delta dither has been introduced. They are verified by experiments on a 20 W, 300 KHZ non-isolated synchronous buck converters.

标签： Converters controller optimized Digital

上传时间： 2013-12-31

上传用户：tzl1975