本文对数字基带信号脉冲成型滤波的应用、原理及实现进行了研究。首先介绍了数字成型滤波的应用意义并分析了模拟和数字两种硬件实现方法，接着介绍了成形滤波器设计所需要MATLAB软件，以及利用Ise system generator在FPGA上进行滤波器实现的优势。文中给出了成形滤波函数的数学模型，讨论了几种常用成形滤波函数的传输特性以及对传输系统信号误码率的影响。然后介绍了本次设计中使用到的数字成形滤波器设计的几种FIR滤波器结构。把各种设计方案进行仿真，比较仿真结果，最后根据实际应用的情况并结合设计仿真中出现的问题进行分析，得出各种设计结构的优缺点以及适合应用的场合。
上传时间： 2013-10-22
上传用户：tyler
设计了一个基于FPGA的数据采集系统，并用Verilog HDL语言作为描述语言实现了对TLC0820的采样控制和FPGA的数据处理等过程的控制，以Xilinx Ise 9.1i软件为平台，进行了设计输入、分析与综合、仿真与验证等过程仿真实现了这一系统。
上传时间： 2013-10-08
上传用户：13686209316
IP核生成文件：（Xilinx/Altera 同） IP核生成器生成 ip 后有两个文件对我们比较有用，假设生成了一个 asyn_fifo 的核，则asyn_fifo.veo 给出了例化该核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式）。asyn_fifo.v 是该核的行为模型，主要调用了 xilinx 行为模型库的模块，仿真时该文件也要加入工程。（在 Ise中点中该核，在对应的 processes 窗口中运行“ View Verilog Functional Model ”即可查看该 .v 文件）。如下图所示。
上传时间： 2013-11-02
上传用户：谁偷了我的麦兜
讲述了dds直接数字频率合成的基本原理，同时用ＶＨＤＬ语言编写dds原代码用于生成正弦波，并在Ise开发平台进行仿真和MATLAB验证正弦波输出结果
上传时间： 2015-03-18
上传用户：cxl274287265
该文件可用vhdl语言实现时钟8倍频，运行环境可在maxplus2和Ise的仿真软件上
上传时间： 2015-04-28
上传用户：gaome
12864图形点阵液晶驱动vhdl程序，用Ise综合
上传时间： 2013-12-30
上传用户：VRMMO
VGA动画显示，用VHDL编程，用Ise开发
上传时间： 2013-12-18
上传用户：royzhangsz
音乐编辑与播放设计，采用VHDL编程，用Ise开发工具
上传时间： 2014-01-03
上传用户：变形金刚
ps2接口编程实验，采用VHDL编程，用Ise开发工具
上传时间： 2014-11-14
上传用户：lanhuaying
本程序usb的接口程序，用的工具是Ise,实现usb和pc主机之间的通信，所用的USB芯片是FT245BM.
上传时间： 2014-01-12
上传用户：dancnc
