网络正在成为当今社会通用通信的骨干力量,现代化的设备迫切需要解决如何简洁高速的接入问题。涉及了基于FPGA 的嵌入式技术。简要介绍了使用Xilinx 的EDK 和Ise 等工具的设计流程和设计实现支持TCP/ IP 协议的10M/ 100M/ 1000M以太网SOPC 系统的工程实例,并对涉及的关键技术进行了说明,列出了实物系统的指标测试结果。关键词 FPGA;EDK;SOPC;嵌入式开发;EMAC;PowePc
上传时间： 2013-11-16
上传用户：66666
随着FPGA技术的发展，FPGA设计已不再只是硬件电路的设计，而是包含处理器、外围组件和接口逻辑在内的完整数字系统，同时在处理器中编程完成嵌入式代码的FPGA“软”设计。与传统的主要基于硬件描述语言进行FPGA设计开发不同，本文在电路设计软件Altium Designer开发环境下，结合Xilinx公司的Ise设计软件，在Altium Designer的创新电子设计平台NanoBoard 3000上，设计实现了基于Altium Designer特有的系统级设计方法OpenBus系统的32位处理器控制LED的FPGA嵌入式设计。
上传时间： 2013-11-09
上传用户：亚亚娟娟123
在介绍CRC校验原理和传统CRC32串行比特算法的基础上，由串行比特型算法推导出一种CRC32并行算法。并结合SATAⅡ协议的要求，完成了SATAⅡ主控制器设计中CRC生成与校验模块的设计。最后通过在Ise平台上编写Verilog硬件描述语言，对SATA协议中帧结构数据进行仿真，验证该CRC32并行算法能够满足SATA接口实时处理的要求。
上传时间： 2013-11-16
上传用户：非洲之星
IP核生成文件：（Xilinx/Altera 同） IP核生成器生成 ip 后有两个文件对我们比较有用，假设生成了一个 asyn_fifo 的核，则asyn_fifo.veo 给出了例化该核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式）。asyn_fifo.v 是该核的行为模型，主要调用了 xilinx 行为模型库的模块，仿真时该文件也要加入工程。（在 Ise中点中该核，在对应的 processes 窗口中运行“ View Verilog Functional Model ”即可查看该 .v 文件）。如下图所示。
上传时间： 2013-10-20
上传用户：lingfei
结合坐标采集和处理在新型激光光幕靶中的应用，针对传统激光光幕靶处理器I/O紧缺、处理速度慢、存在错报、漏报，无法测试子弹连发坐标等问题，提出了一种以FPGA为核心的坐标采集和处理系统的设计方法。设计中采用了自顶向下的设计方法，将该系统依据逻辑功能划分为3个模块，并在Ise 14.1和Modelsim中进行设计、编译、仿真，最后的仿真结果表明该系统能够很好地采集到子弹的坐标。
上传时间： 2013-10-20
上传用户：1234xhb
Xilinx可编程逻辑器件的高级应用与设计技巧 作者：孙航；出版社：电子工业出版社 内容简介：介绍了Xilinx器件的结构和特性；以及Ise及其辅助设计工具，嵌入式处理器的原理与设计，高速串行接口设计等内容。是一本比较全面介绍最新Xilinx器件和软件发展的书籍。
上传时间： 2013-11-12
上传用户：笨小孩
电子发烧友网：针对目前电子发烧友网举办的“玩转FPGA：iPad2，赛灵思开发板等你拿”，小编在电话回访过程中留意到有很多参赛选手对Xilinx 公司的FPGA及其设计流程不是很熟悉，所以特意在此整理了一些相关知识，希望对大家有所帮助。当然也希望Xilinx FPGA爱好者能跟我们一起来探讨学习！ 本文主要帮助大家熟悉利用Ise进行Xilinx 公司FPGA 代码开发的基本流程。主要是帮助初学者了解和初步掌握 Ise 的使用，不需要 FPGA 的开发基础，所以对每个步骤并不进行深入的讨论。 图 实例显示成果图
上传时间： 2013-10-16
上传用户：脚趾头
EDA （Electronic Design Automation）即“电子设计自动化”，是指以计算机为工作平台，以EDA软件为开发环境，以硬件描述语言为设计语言，以可编程器件PLD为实验载体(包括CPLD、FPGA、EPLD等)，以集成电路芯片为目标器件的电子产品自动化设计过程。“工欲善其事，必先利其器”，因此，EDA工具在电子系统设计中所占的份量越来越高。下面就介绍一些目前较为流行的EDA工具软件。 PLD 及IC设计开发领域的EDA工具，一般至少要包含仿真器（Simulator）、综合器（Synthesizer）和配置器（Place and Routing, P&R）等几个特殊的软件包中的一个或多个，因此这一领域的EDA工具就不包括Protel、PSpice、Ewb等原理图和PCB板设计及电路仿真软件。目前流行的EDA工具软件有两种分类方法：一种是按公司类别进行分类，另一种是按功能进行划分。 若按公司类别分，大体可分两类：一类是EDA 专业软件公司，业内最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一类是PLD器件厂商为了销售其产品而开发的EDA工具，较著名的公司有Altera、Xilinx、lattice等。前者独立于半导体器件厂商，具有良好的标准化和兼容性，适合于学术研究单位使用，但系统复杂、难于掌握且价格昂贵；后者能针对自己器件的工艺特点作出优化设计，提高资源利用率，降低功耗，改善性能，比较适合产品开发单位使用。 若按功能分，大体可以分为以下三类。 (1) 集成的PLD/FPGA开发环境 由半导体公司提供，基本上可以完成从设计输入（原理图或HDL）→仿真→综合→布线→下载到器件等囊括所有PLD开发流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的Ise，Lattice公司的 ispDesignExpert等。其优势是功能全集成化，可以加快动态调试，缩短开发周期；缺点是在综合和仿真环节与专业的软件相比，都不是非常优秀的。 (2) 综合类 这类软件的功能是对设计输入进行逻辑分析、综合和优化，将硬件描述语句（通常是系统级的行为描述语句）翻译成最基本的与或非门的连接关系（网表），导出给PLD/FPGA厂家的软件进行布局和布线。为了优化结果，在进行较复杂的设计时，基本上都使用这些专业的逻辑综合软件，而不采用厂家提供的集成PLD/FPGA开发工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真类 这类软件的功能是对设计进行模拟仿真，包括布局布线（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了门延时、线延时等的“时序仿真”（也叫“后仿真”）。复杂一些的设计，一般需要使用这些专业的仿真软件。因为同样的设计输入，专业软件的仿真速度比集成环境的速度快得多。此类软件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介绍了一些具代表性的EDA 工具软件。它们在性能上各有所长，有的综合优化能力突出，有的仿真模拟功能强，好在多数工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成开发工具，就支持多种第三方的EDA软件，用户可以在QuartusII软件中通过设置直接调用Modelsim和 Synplify进行仿真和综合。 如果设计的硬件系统不是很大，对综合和仿真的要求不是很高，那么可以在一个集成的开发环境中完成整个设计流程。如果要进行复杂系统的设计，则常规的方法是多种EDA工具协调工作，集各家之所长来完成设计流程。
上传时间： 2013-10-11
上传用户：1079836864
《Verilog HDL程序设计与实践》系统讲解了Verilog HDL的基本语法和高级应用技巧，对于每个知识点都按照开门见山、自顶向下的方式来组织内容，在介绍相关知识点之前，先告诉读者其出现的背景、本质特征以及应用场景，让读者不仅掌握基本语法，还能够获得深层次理解。从结构上讲，《Verilog HDL程序设计与实践》以Verilog HDL的各方面开发为主线，遵照硬件应用系统开发的基本步骤和思路进行详细讲解，并穿插介绍Ise开发工具的操作技巧与注意事项，具备很强的可读性、指导性和实用性。
上传时间： 2013-11-21
上传用户：silenthink
针对传统集成电路（ASIC）功能固定、升级困难等缺点，利用FPGA实现了扩频通信芯片STEL-2000A的核心功能。使用Ise提供的DDS IP核实现NCO模块，在下变频模块调用了硬核乘法器并引入CIC滤波器进行低通滤波，给出了DQPSK解调的原理和实现方法，推导出一种简便的引入?仔/4固定相移的实现方法。采用模块化的设计方法使用VHDL语言编写出源程序，在Virtex-II Pro 开发板上成功实现了整个系统。测试结果表明该系统正确实现了STEL-2000A的核心功能。 Abstract: To overcome drawbacks of ASIC such as fixed functionality and upgrade difficulty, FPGA was used to realize the core functions of STEL-2000A. This paper used the DDS IP core provided by Ise to realize the NCO module, called hard core multiplier and implemented CIC filter in the down converter, described the principle and implementation detail of the demodulation of DQPSK, and derived a simple method to introduce a fixed phase shift of ?仔/4. The VHDL source code was designed by modularity method , and the complete system was successfully implemented on Virtex-II Pro development board. Test results indicate that this system successfully realize the core function of the STEL-2000A.
上传时间： 2013-11-19
上传用户：neu_liyan
