Designing Boards with Atmel AT89C51,AT89C52, AT89C1051, and AT89C2051 for Writing Flash at In-Circuit Test. Recent improvements in chips and testers have made it possible for the tester to begin taking over the role tradi-tionally assigned to the PROM program-mer. Instead of having a PROM pro- grammer write nonvolatile memories before assembling the board, the in-cir- cuit tester writes them during in-circuit testing operations. Many Teradyne Z18- series testers are now in use loading code into nonvolatile memories, micro- controllers and in-circuit programmable logic devices. The purpose of this note is to explain how the Z18 approaches the writing task for Atmel AT89C series IC’s, so that designers of boards using these chips can get the best results.
上传时间： 2013-11-17
上传用户：xiaozhiqban
摘要：本文介绍了以PIC16C74单片机为核心的IC卡读写器的系统设计，系统实现了IC卡及外部存储器的读写、PC机与单片机的串行通讯、硬件上实现了串口供电的工作方式，系统具有实用性强稳定性高等特点。 关键词：PIC单片机；IC卡读写；串行通讯；串口供电
上传时间： 2013-11-15
上传用户：z1191176801
精通VerilogHDL：IC设计核心技术实例详解
标签： VerilogHDL IC设计 核心技术
上传时间： 2013-11-11
上传用户：ve3344
本文详细介绍了利用逻辑加密卡SLE4442 设计IC 卡保险箱(DEMO 板)的过程该保险箱是利用P87LPC764 做处理器另扩展1 片E2PROM 组成的应用系统该保险箱具有如下功能卡号自学习读卡出错计数和非法卡计数达到设定次数保险箱死锁控制该保险箱有权限和功能不同3 种卡(1)用户卡最终用户开箱用权限最低(2)客户卡分配用户卡给指定的保险箱(3)超级卡用于死锁后开箱用权限最高
上传时间： 2013-10-09
上传用户：wang0123456789
HT45R3X系列触控IC按键识别SWIP介绍 HOLTEK 用于触控按键的IC 有：HT45R34、HT45R36、HT45R38 等。为了帮助使用者，在利用这些IC 开发项目时，省去重复编写按键检测程序的工作，我们特此写出 SWIP，用于HT45R34，HT45R36，HT45R38 的触摸按键检测功能，使用者只需修改UserSet.inc 中的几个参数，便可实现对HT45R34，HT45R36，HT45R38 的触摸按键检测功能。
上传时间： 2013-11-19
上传用户：zjf3110
TI半导体针对工业应用推出了基于ARM926EJ-S内核的低功耗ARM9处理器AM17xx和AM18xx。其中，AM17xx 和OMAPL137在软件和引脚上兼容；AM18xx 和OMAPL138在软件和引脚上兼容。基于本系列处理器，用户可快速开发出具有强壮可靠操作系统、丰富用户接口、高性能的处理能力的设备。
上传时间： 2013-10-19
上传用户：9牛10
针对目前主流的Philips 公司Mifare1 卡，提出了一套基于单片机和VFP9.0 的IC卡管理系统设计方案，给出了整体设计及编程思路，并对其中的技术细节做了详细说明。
上传时间： 2013-12-28
上传用户：chaisz
采用飞利浦公司的Mifare卡作IC卡，设计以射频技术为核心，以单片机为控制器的IC公交自动收费系弘中的应用。
上传时间： 2014-12-28
上传用户：lliuhhui
1 序言1.1 版本1.0-19921992 I2C 总线规范的这个版本有以下的修正• 删除了用软件编程从机地址的内容因为实现这个功能相当复杂而且不被使用• 删除了低速模式实际上这个模式是整个I2C 总线规范的子集不需要明确地详细说明• 增加了快速模式它将位速率增加4 倍到达400kbit/s 快速模式器件都向下兼容即它们可以在0~100kbit/s 的I2C 总线系统中使用• 增加了10 位寻址允许1024 个额外的从机地址• 快速模式器件的斜率控制和输入滤波改善了EMC 性能注意100kbit/s 的I2C 总线系统或100kbit/s 器件都没有改变1.2 版本2.0-1998I2C 总线实际上已经成为一个国际标准在超过100 种不同的IC 上实现而且得到超过50 家公司的许可但是现在的很多应用要求总线速度更高电源电压更低这个更新版的I2C 总线规范满足这些要求而且有以下的修正• 增加了高速模式Hs 模式它将位速率增加到3.4Mbit/s Hs 模式的器件可以和I2C 总线系统中快速和标准模式器件混合使用位速率从0~3.4Mbit/s• 电源电压是2V 或更低的器件的低输出电平和滞后被调整到符合噪声容限的要求而且保持和电源电压更高的器件兼容• 快速模式输出级的0.6V 6mA 要求被删除• 新器件的固定输入电平被总线电压相关的电平代替• 增加了双向电平转换器的应用信息
上传时间： 2014-12-28
上传用户：hakim
中文版详情浏览：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
标签： UltraScale Xilinx 架构
上传时间： 2013-11-13
上传用户：瓦力瓦力hong
