专辑类-超声-红外-激光-无线-通讯相关专辑-183册-1.48G 热释红外相关资料集-67篇-37M.zip
上传时间： 2013-06-01
上传用户：cc111
专辑类-元器件样本专辑-116册-3.03G 深圳晶美光电-数码管-发光二极管-像素模块-点阵-样本-21.8M.zip
上传时间： 2013-04-24
上传用户：watch100
专辑类-国标类相关专辑-313册-701M GB-16409-1996-板式换热器.pdf
上传时间： 2013-07-03
上传用户：zq70996813
专辑类-国标类相关专辑-313册-701M GB6109.8-1989漆包圆绕组线-第8部分：热粘合或溶剂粘合聚酯漆包圆铜线.pdf
上传时间： 2013-04-24
上传用户：cc1
准确计算电机铁耗一直是困扰电机设计者的一个难题。传统方法是假设电机内部磁场仅是交变磁化的，根据铁磁材料在交变磁化条件下测量的数据，计算电机齿部和轭部由基波磁场造成的损耗，对于计算值与实测值之间的误差通过经验系数来修正。这种方法对于已经长期制造和使用的电机而言勉强适用，对于近年来发展很快的永磁电机、高速电机和其他新结构电机，由于缺乏合适的经验系数，导致此方法难以适用。众多研究人员的成果已经证明电机的铁耗有相当一部分是由旋转磁化导致的，因此顾及旋转磁化的电机铁耗计算模型是本文的一个重要内容。 本文从铁磁材料的铁耗入手，先研究铁磁材料在交变磁化和旋转磁化方式下的计算和测量方法，目的是得到铁耗分立模型中磁滞损耗、涡流损耗和异常损耗的计算系数。本文提出并实现了数字式的25cm爱泼斯坦方圈测试系统，它可以测量在任何频率和波形电源供电下硅钢片的损耗，本文还在二维铁耗测试系统中对硅钢片在圆形旋转磁化条件下的损耗进行了测量。结果表明，在同样频率和磁密的条件下，旋转磁化下的损耗要比交变磁化下的损耗大。本文提出了基于磁密轨迹的电机铁耗计算模型，它只采用较容易获得的交变磁化损耗系数，但又能顾及到旋转磁化带来的影响。通过实际电机的计算和测试，表明轨迹法的计算结果在未经任何系数修正的情况下就具有很好的精度，适合推广使用。 软磁复合材料是一种新型的粉末金属材料，它具有涡流损耗小和易制造成具有复杂结构电机等特点。为了探索这种材料在高频领域中的应用和验证本文提出的铁耗计算模型，本文成功地设计和制造了一台采用软磁复合材料的爪极式永磁电机，由于结构复杂，本文通过三维有限元分析，对该电机的磁通、磁链、电感、转矩和铁耗等参数和性能的计算提出了计算方法。对该种电机的热分析，本文提出了热网络法和磁热耦合有限元法。由于铁耗在高速电机总损耗中占有很大比例，因此在有限元方法中，本文通过映射剖分法，使磁场和热场模型中的单元总数、大小和顺序保持完全一致，轨迹法计算得到的各单元铁耗直接耦合进热场进行计算，得到了电机准确的温度分布。本文还进行了高速电机转子的模态分析，合理地调整转子的直径、长度和轴承位置，使转子的自然共振频率远离电机的工作频率范围。本文构建了一测试平台对样机进行了发电机状态测试，并通过假转子法测量了电机铁耗，实验结果证明了本文所用方法的可行性，得到的结论对软磁复合材料的应用及爪极式电机的设计与分析都具有很好的参考价值。
上传时间： 2013-06-27
上传用户：hjshhyy
书名:数字逻辑电路的ASIC设计/实用电子电路设计丛书 作者:（日）小林芳直 著，蒋民 译，赵宝瑛 校 出版社：科学出版社 原价：30.00 出版日期：2004-9-1 ISBN：9787030133960 字数：348000 页数：293 印次： 版次：1 纸张：胶版纸 开本： 商品标识：8901735 编辑推荐 -------------------------------------------------------------------------------- 内容提要 -------------------------------------------------------------------------------- 本书是“实用电子电路设计丛书”之一。本书以实现高速高可靠性的数字系统设计为目标，以完全同步式电路为基础，从技术实现的角度介绍ASIC逻辑电路设计技术。内容包括：逻辑门电路、逻辑压缩、组合电路、Johnson计数器、定序器设计及应用等，并介绍了实现最佳设计的各种工程设计方法。 本书可供信息工程、电子工程、微电子技术、计算技术、控制工程等领域的高等院校师生及工程技术人员、研制开发人员学习参考。 目录 -------------------------------------------------------------------------------- 第1章 ASIC=同步式设计=更高可靠性设计方法的实现 1.1 面向高性能系统的设计 1.2 同步电路的不足 1.3 同步电路设计 1.4 ASIC机能设计方法有待思考的地方 第2章 逻辑门电路详解 2.1 逻辑门电路的最基本的知识 2.2 加法电路及其构成方法 2.3 其他输入信号为３位的逻辑单元 2.4 复合逻辑门电路的调整 第3章 逻辑压缩与奎恩·麦克拉斯基法 3.1 除去玻色项的方法 3.2 奎恩·麦克拉斯基法 第4章 组合电路设计 4.1 选择器、解码器、编码器 4.2 比较和运算电路的设计 第5章 计数器电路的设计 5.1 计数器设计的基础 5.2 各种各样的计数器设计 5.3 LFSR(M系列发生器)的设计 第6章 江逊计数器 6.1 设计高可靠性的江逊计数器 6.2 冲刷顺序的组成 第7章 定序器设计 7.1 定序器电路设计的基础知识 7.2 把江逊计数器制作成状态机 7.3 一比特热位状态机与江逊状态机 7.4 跳跃动作的设计 第8章 定序器的高可靠化技术 8.1 高可靠性定序器概述 8.2 关注高可靠性江逊状态机 第9章 定序器的应用设计 9.1 软件处理与硬件处理 9.2 自动扶梯的设计 9.3 信号机的设计 9.4 数码存钱箱的设计 9.5 数字锁相环的设计 第10章 实现最佳设计的方法 10.1 如何杜绝运行错误的产生 10.2 16位乘法器的电路整定 10.3 冒泡分类器（bubble sorter）的电路设定 参考文献
上传时间： 2013-06-15
上传用户：龙飞艇
现代的计算机追求的是更快的速度、更高的数据完整性和灵活性。无论从物理性能，还是从电气性能来看，现今的并行总线都已出现了某些局限，无法提供更高的数据传输率。而SATA以其传输速率快、支持热插拔、可靠的数据传输等特点，得到各行业越来越多的支持。 目前市场上的SATA IP CORE都是面向IC设计的，不利于在FPGA上集成，因此，本文在Xilinx公司的Virtex5系列FPGA上实现SATAⅡ协议，对SATA技术的推广、国内逻辑IP核的发展都有一定的意义。 本文将SATAⅡ协议的FPGA实现划分成物理层、链路层、传输层和应用层四个模块。提出了物理层串行收/发器设计以及物理链路初始化方案。分析了链路层模块结构，给出了作为SATAⅡ链路层核心的状态机的设计。为满足SATAⅡ协议3．0Gbps的速率，采用扩大数据处理位宽的方法，设计完成了链路层的16b/20b编码模块，同时为提高数据传输可靠性和信号的稳定性，分别实现了链路层CRC校验模块和并行扰码模块。在描述协议传输层的模块结构的基础上，给出了作为传输层核心的状态机的设计，并以DMA DATA OUT命令的操作为例介绍了FIS在传输层中的处理过程。完成了命令层协议状态机的设计，并实现了SATAⅡ新增功能NCQ技术，从而使得数据传输更加有效。最后为使本设计应用更加广泛，设计了基于AHB总线的用户接口。 本设计采用Verilog HDL语言对需要实现的电路进行描述，并使用Modelsim软件仿真。仿真结果表明，本文设计的逻辑电路可靠稳定，与SATAⅡ协议定义功能一致。
上传时间： 2013-06-16
上传用户：cccole0605
华为的电子产品热设计规范，从理论到实践，非常经典、实用！！
上传时间： 2013-04-24
上传用户：13517191407
并行总线PATA从设计至今已快20年历史，如今它的缺陷已经严重阻碍了系统性能的进一步提高，已被串行ATA(Serial ATA)即SATA总线所取代。SATA作为新一代磁盘接口总线，采用点对点方式进行数据传输，内置数据/命令校验单元，支持热插拔，具有150MB/s(SATA1.0)或300MB/s(SATA2.0)的传输速度。目前SATA已在存储领域广泛应用，但国内尚无独立研发的面向FPGA的SATAIP CORE，在这样的条件下设计面向FPGA应用的SATA IP CORE具有重要的意义。 本论文对协议进行了详细的分析，建立了SATA IP CORE的层次结构，将设备端SATA IP CORE划分成应用层、传输层、链路层和物理层；介绍了实现该IPCORE所选择的开发工具、开发语言和所选用的芯片；在此基础上着重阐述协议IP CORE的设计，并对各个部分的设计予以分别阐述，并编码实现；最后进行综合和测试。 采用FPGA集成硬核RocketIo MGT(RocketIo Multi-Gigabit Transceiver)实现了1.5Gbps的串行传输链路；设计满足协议需求、适合FPGA设计的并行结构，实现了多状态机的协同工作：在高速设计中，使用了流水线方法进行并行设计，以提高速度，考虑到系统不同部分复杂度的不同，设计采用部分流水线结构；采用在线逻辑分析仪Chipscope pro与SATA总线分析仪进行片上调试与测试，使得调试工作方便快捷、测试数据准确；严格按照SATA1.0a协议实现了SATA设备端IP CORE的设计。 最终测试数据表明，本论文设计的基于FPGA的SATA IP CORE满足协议需求。设计中的SATA IP CORE具有使用方便、集成度高、成本低等优点，在固态电子硬盘SSD(Solid-State Disk)开发中应用本设计，将使开发变得方便快捷，更能够适应市场需求。
上传时间： 2013-06-21
上传用户：xzt
本研究针对目标识别等系统中由于载机转动而使目标图像发生旋转，给测量及人眼观察带来的影响，因此需要对目标图像进行实时的反旋转处理，对目前出现的消像旋技术进行分析和比较，选择从电子学消旋方法出发，研究图像消像旋的方法，并给出了基于FPGA的实时消像旋系统的完整结构和相应的算法设计。 本文在对电子图像消旋原理的深入分析的基础上，设计并利用Visual C++6.0软件仿真实现了一种优化的快速旋转算法，再利用后插值处理保证了图像的质量；构建了以ACEX EP1K100为核心的数字图像实时消像旋系统，利用VHDL硬件描述语言实现了整个消像旋算法的FPGA设计。该系统利用高速相机和Camera Link接口传输图像，提高了系统的运行速度。利用QuartusII和Matlab软件对整个算法设计进行混合仿真实验。实验结果表明，该系统能够成功地对采集到的灰度图像进行消像旋处理，旋转后的图像清晰稳定，像素误差小于一个像素，而且对于视频信号只有一帧的延时不到20ms，达到系统参数要求。
上传时间： 2013-07-04
上传用户：MATAIYES
