This is one of java book.It is use full for you learn java
上传时间： 2013-12-17
上传用户：onewq
This is a helpfull to decypt the querystring and other use full information with help of my previous document
标签： information querystring helpfull previou
上传时间： 2013-12-29
上传用户：kbnswdifs
隔离升压DC-DC变换器在电动汽车、储能系统、可再生能源发电以及超导储能系统等领域有广阔的应用前景。本文以隔离升压全桥变换器(Isolated Boost Full Bridge Converter,简称IBFBC)为研究对象，针对隔离升压型变换器的拓扑结构、起动问题、隔离变压器漏感问题、软开关问题和输入电感磁复位问题等进行了系统深入的研究，解决了这一类拓扑所共有技术问题。 提出了隔离升压DC-DC变换器拓扑族，分析比较了各种拓扑的特点，确定了以IBFBC为研究对象。对IBFBC进行了详细的稳态分析和小信号建模分析，为其分析、设计和搭建实验平台提供了电路理论基础。 理论上分析了IBFBC起动时存在电流冲击的原因。提出了二种数字化软起动方案，该方案对主电路进行了改造，利用DSP能灵活产生PWM波的特点采用了新的控制策略，成功实现了该系统的软起动。 理论上分析了IBFBC隔离变压器漏感引起功率开关管关断电压尖峰的原因，采用了有源箝位的方法，有效的解决电压尖峰问题。提出了带有源箝位IBFBC的九种PWM控制策略，提出了一种控制型软PWM方法，在不增加主电路元器件的基础上，通过控制PWM的发生方法，实现了有源箝位功率开关管和桥臂功率开关管的零电压开通。 从理论上分析了IBFBC输入电感磁复位问题。在正常停机时提出了一种数字化软停止的方法，控制变换器由Boost工作状态逐渐过渡到Buck工作状态，让输入电感存储的能量逐渐释放掉，最后停止工作。对于故障保护停机，采用了绕组磁复位的方法，把输入电感设计成反激式变换器形式，突然停机时，电感中存储的能量通过反激式绕组释放到输出端，这样保护了变换器不会损坏。 给出了主电路关键器件参数的设计方法，设计了以DSP-TMS320F2407为核心的数字控制单元，编写了DSP控制程序和CPLD逻辑处理程序。研制了一台输出功率5KW，输入电压直流24V，输出电压直流300V的IBFBC,通过全面的性能实验验证了理论分析和仿真结果。 本文立足于IBFBC的关键技术要求，并充分考虑工程应用中的实际因素，进行了理论分析和实验研究，为实际系统方案设计提供理论依据，并已经在实际应用中得到验证。
上传时间： 2013-04-24
上传用户：lifevast
近些年来，随着电力电子技术的发展，电力电子系统集成受到越来越多的关注，其中标准化模块的串并联技术成为研究热点之一。输入并联输出串联型(Input-Parallel and Output-Series，IPOS)组合变换器适用于大功率高输出电压的场合。 要保证IPOS组合变换器正常工作，必须保证其各模块的输出电压均衡。本文首先揭示了IPOS组合变换器中每个模块输入电流均分和输出电压均分之间的关系，在此基础上提出一种输出均压控制方案，该方案对系统输出电压调节没有影响。选择移相控制全桥(Full-Bridge，FB)变换器作为基本模块，对n个全桥模块组成的IPOS组合变换器建立小信号数学模型，推导出采用输出均压控制方案的IPOS-FB系统的数学模型，该模型证明各模块输出均压闭环不影响系统输出电压闭环的调节，给出了模块输出均压闭环和系统输出电压闭环的补偿网络参数设计。对于IPOS组合变换器，采用交错控制，由于电流纹波抵消效应，输入滤波电容容量可大大减小；由于电压纹波抵消作用，在相同的系统输出电压纹波下，各模块的输出滤波电容可大大减小，由此可以提高变换器的功率密度。 根据所提出的输出均压控制策略，在实验室研制了一台由两个1kW全桥模块组成的IPOS-FB原理样机，每个模块输入电压为270V，输出电压为180V。并进行了仿真和实验验证，结果均表明本控制方案是正确有效的。
上传时间： 2013-06-17
上传用户：cwyd0822
In higher power applications to utilize the full line power and reduce line currentharmonics
标签： Pre-Regulator Interleaved Design Review
上传时间： 2013-06-04
上传用户：lepoke
eSP268 is a USB 2.0 High-speed (HS) and Full-speed (FS) compatible PC cameracontro
标签： Controller Camera Bridge eSP
上传时间： 2013-06-06
上传用户：ice_qi
Altera公司的EPLD/FPGA开发工具最新版QuartusII9.0的所有License.
标签： QuartusII license Altera full
上传时间： 2013-07-09
上传用户：zttztt2005
低密度校验码（LDPC，Low Density Parity Check Code）是一种性能接近香农极限的信道编码，已被广泛地采用到各种无线通信领域标准中，包括我国的数字电视地面传输标准、欧洲第二代卫星数字视频广播标准（DVB-S2，Digital Video Broadcasting-Satellite 2）、IEEE 802.11n、IEEE 802.16e等。它是3G乃至将来4G通信系统中的核心技术之一。 当今LDPC码构造的主流方向有两个，分别是结合准循环（QC，Quasi Cyclic）移位结构的单次扩展构造和类似重复累积（RA，Repeat Accumulate）码构造。相应地，主要的LDPC码编码算法有基于生成矩阵的算法和基于迭代译码的算法。基于生成矩阵的编码算法吞吐量高，但是需要较多的寄存器和ROM资源；基于迭代译码的编码算法实现简单，但是吞吐量不高，且不容易构造高性能的好码。 本文在研究了上述几种码构造和编码算法之后，结合编译码器综合实现的复杂度考虑，提出了一种切实可行的基于二次扩展（Dex，Duplex Expansion）的QC-LDPC码构造方法，以实现高吞吐量的LDPC码收发端；并且充分利用该类码校验矩阵准循环移位结构的特点，结合RU算法，提出了一种新编码器的设计方案。 基于二次扩展的QC-LDPC码构造方法，是通过对母矩阵先后进行乱序扩展（Pex，Permutation Expansion）和循环移位扩展（CSEx，Cyclic Shift Expansion）实现的。在此基础上，为了实现可变码长、可变码率，一般编译码器需同时支持多个乱序扩展和循环移位扩展的扩展因子。本文所述二次扩展构造方法的特点在于，固定循环移位扩展的扩展因子大小不变，支持多个乱序扩展的扩展因子，使得译码器结构得以精简；构造得到的码字具有近似规则码的结构，便于硬件实现；（伪）随机生成的循环移位系数能够提高码字的误码性能，是对硬件实现和误码性能的一种折中。 新编码器在很大程度上考虑了资源的复用，使得实现复杂度近似与码长成正比。考虑到吞吐量的要求，新编码器结构完全抛弃了RU算法中串行的前向替换（FS，Forward Substitution）模块，同时简化了流水线结构，由原先RU算法的6级降低为4级；为了缩短编码延时，设计时安排每一级流水线计算所需的时钟数大致相同。 这种码字构造和编码联合设计方案具有以下优势：相比RU算法，新方案对可变码长、可变码率的支持更灵活，吞吐量也更大；相比基于生成矩阵的编码算法，新方案节省了50％以上的寄存器和ROM资源，单位资源下的吞吐量更大；相比类似重复累积码结构的基于迭代译码的编码算法，新方案使高性能LDPC码的构造更为方便。以上结果都在Xilinx Virtex II pro 70 FPGA上得到验证。 通过在实验板上实测表明，上述基于二次扩展的QC-LDPC码构造和相应的编码方案能够实现高吞吐量LDPC码收发端，在实际应用中具有很高的价值。 目前，LDPC码正向着非规则、自适应、信源信道及调制联合编码方向发展。跨层联合编码的构造方法，及其对应的编码算法，也必将成为信道编码理论未来的研究重点。
上传时间： 2013-07-26
上传用户：qoovoop
The L298 is an integratedmonolithic circuit in a 15- lead Multiwatt and PowerSO20 packages. It is a
标签： FULL-BRIDGE DRIVER l298 DUAL
上传时间： 2013-08-03
上传用户：wendy15
Differential Nonlinearity: Ideally, any two adjacent digitalcodes correspond to output analog voltages that are exactlyone LSB apart. Differential non-linearity is a measure of theworst case deviation from the ideal 1 LSB step. For example,a DAC with a 1.5 LSB output change for a 1 LSB digital codechange exhibits 1⁄2 LSB differential non-linearity. Differentialnon-linearity may be expressed in fractional bits or as a percentageof full scale. A differential non-linearity greater than1 LSB will lead to a non-monotonic transfer function in aDAC.Gain Error (Full Scale Error): The difference between theoutput voltage (or current) with full scale input code and theideal voltage (or current) that should exist with a full scale inputcode.Gain Temperature Coefficient (Full Scale TemperatureCoefficient): Change in gain error divided by change in temperature.Usually expressed in parts per million per degreeCelsius (ppm/°C).Integral Nonlinearity (Linearity Error): Worst case deviationfrom the line between the endpoints (zero and full scale).Can be expressed as a percentage of full scale or in fractionof an LSB.LSB (Lease-Significant Bit): In a binary coded system thisis the bit that carries the smallest value or weight. Its value isthe full scale voltage (or current) divided by 2n, where n is theresolution of the converter.Monotonicity: A monotonic function has a slope whose signdoes not change. A monotonic DAC has an output thatchanges in the same direction (or remains constant) for eachincrease in the input code. the converse is true for decreasing codes.
标签： Converters Defini DAC
上传时间： 2013-10-30
上传用户：stvnash
