simulation of BER of orthogonal space time block code over frequency Flat Rayleigh faing channel
标签： simulation orthogonal frequency Rayleigh
上传时间： 2013-12-02
上传用户：tyler
Free Convection Past a Vertical Flat Plate
标签： Convection Vertical Plate Free
上传时间： 2013-12-15
上传用户：大三三
The final version of UPX scrambler and PE sources in Delphi and Flat assembler.
标签： and assembler scrambler version
上传时间： 2014-01-15
上传用户：dancnc
A new type of cloak is discussed: one that gives all cloaked objects the appearance of a Flat conducting sheet. It has the advantage that none of the parameters of the cloak is singular and can in fact be made isotropic. It makes broadband cloaking in the optical frequencies one step closer.
标签： appearance discussed cloaked objects
上传时间： 2017-03-30
上传用户：rishian
it is a Flat calender
上传时间： 2014-08-12
上传用户：gououo
stbc for Flat rayleigh fading channel
标签： rayleigh channel fading stbc
上传时间： 2013-12-19
上传用户：klin3139
Designing the maximally Flat quarter - wave transformer response using Binomial transformer
标签： transformer Designing maximally Binomial
上传时间： 2017-06-13
上传用户：ddddddos
Fasm - Flat Assmebler
上传时间： 2014-01-08
上传用户：稀世之宝039
BPSK with Flat fading effects
上传时间： 2014-01-17
上传用户：王楚楚
Scaler是平板显示器件(FPD，Flat Panel Display)中的重要组成部分，它将输入源图像信号转换成与显示屏固定分辨率一致的信号，并控制其显示在显示屏上。本文在研究图像缩放算法和scaler在FPD中工作过程的基础上，采用自上而下(Top-down)的设计方法，给出了scaler的设计及FPGA验证。该scaler支持不同分辨率图像的缩放，且缩放模式可调，也可以以IP core的形式应用于相关图像处理芯片中。 图像缩放内核是scaler的核心部分，它是scaler中的主要运算单元，完成图像缩放的基本功能，它所采用的核心算法以及所使用的结构设计决定着缩放性能的优劣，也是控制芯片成本的关键。因此，本文从缩放内核的结构入手，对scaler的总体结构进行了设计；通过对图像缩放中常用算法的深入研究提出了一种新的优化算法——矩形窗缩放算法，并对其计算进行分析和简化，降低了计算的复杂度。FPGA设计中，采用列缩放与行缩放分开处理的结构，使用双口RAM作为两次缩放间的数据缓冲区。使用这种结构的优势在于：行列缩放可以同时进行，数据处理的可靠性高、速度快：内核结构简单明了,数据缓冲区大小合适，便于设计。此外，本文还介绍了其他辅助模块的设计，包括DVI接口信号处理模块、缩放参数计算与控制模块以及输出信号检测与时序滤波模块。 本设计使用Verilog HDL对各模块进行了RTL级描述，并使用Quartus II7.2进行了逻辑仿真，最后使用Altera公司的FPGA芯片来进行验证。通过逻辑验证和系统仿真，证明该scaler的设计达到了预期的目标。对于不同分辨率的图像，均可以在显示屏上得到稳定的显示。
上传时间： 2013-05-30
上传用户：xiaowei314
