FPGA-jpeg-verilog

FPGA与PC间基于PCIe和千兆以太网的通信设计

1.深入研究PCIe和千兆以太网，了解PCIe和千兆以太网的技术优势，具体分析PCle和千兆以太网的传输协议，详细说明PCleTLP数据包格式和以太网标2.完成PCIe DMA数据传输系统设计。设计方案主要包括两大部分，分别是FPGA端Verilog逻辑模块开发以及PC端的驱动和C应用程序开发。FPGA端基于PCle IP Core完成了发送接收引擎模块、寄存器读写控制模块和FIFO读写控制模块的设计。定义了相应模块的接口，并分析了数据传输的时序。PC端采用WinDriver进行PCle的驱动开发，并根据WinDriver提供的驱动API函数完成C应用程序的设计。3.完成千兆以太网数据传输系统设计。设计方案也主要包括两大部分，分别是FPGA端Verilog逻辑模块开发以及PC端Winpcap应用程序开发。FPGA端基于嵌入式三态以太网MACIPCore，设计了发送接收引擎模块、FIFO读写控制模块和物理接口模块。定义了相应模块的接口，并分析了数据传输经过Locallink接口和Client用户接口上的传输时序。PC端采用Winpcap提供的网络编程完成了C应用程序的设计，实现了捕获FPGA端发送的数据包以及发送原始数据包至FPGA端的功能。4.PCIe DMA数据传输系统和千兆以太网数据传输系统在Xilinx ML507开发板上进行了性能测试。记录FPGA与PC间进行读写测试的结果，验证这两个系统的可用性和稳定性，最后分析了影响系统传输速率的原因以及系统目前仍存在的不足。

标签： fpga pc pcie 以太网通信

上传时间： 2022-07-11

上传用户：xsr1983
交通灯信号的FPGA实现-Verilog语言编程

交通灯信号的ｆｐｇａ实现。通过ｖｅｒｉｌｏｇ语言编程，在ｆｐｇａ上调试通过。

标签： Verilog FPGA 交通灯信号

上传时间： 2013-09-04

上传用户：xwd2010
用于FPGA的反Z变换算法的Verilog代码。可用于JPEG及MPEG压缩算法。

用于FPGA的反Z变换算法的Verilog代码。可用于JPEG及MPEG压缩算法。

标签： Verilog FPGA JPEG MPEG

上传时间： 2013-11-28

上传用户：baitouyu
基于FPGA的JPEG图像压缩芯片设计

该文探讨了以FPGA(Field Programmable Gates Array)为平台,使用HDL(Hardware Description Language)语言设计并实现符合JPEG静态图象压缩算法基本模式标准的图象压缩芯片.在简要介绍JPEG基本模式标准和FPGA设计流程的基础上,针对JPEG基本模式硬件编码器传统结构的缺点,提出了一种新的改进结构.JPEG基本模式硬件编码器改进结构的设计思想、设计结构和Verilog设计实现在其后章节中进行了详细阐述,并分别给出了改进结构中各个模块的单独测试结果.在该文的测试部分,阐述利用实际图像作为输入,从FPGA的输出得到了正确的压缩图像,计算了相应的图像压缩速度和图象质量指标,并与软件压缩的速度和结果做了对比,提出了未来的改进建议.

标签： FPGA JPEG 图像压缩芯片设计

上传时间： 2013-04-24

上传用户：Andy123456
基于FPGA的JPEG压缩系统设计与实现

对弓网故障的检测在列车提速的今天显得尤其重要，原始故障图像数据量的巨大使实时存储和传输故障图像极其困难。JPEG作为一种低复杂度、高压缩比的图像压缩标准在多媒体、网络传输等领域得到广泛的应用。和相同图像质量的其它常用文件格式(如GIF，TIFF，PCX)相比，JPEG是目前静态图像中压缩比最高的。 FPGA以其设计灵活、高速的卓越特性，逐渐成为许多应用中首先器件，尤其是与Verilog和VHDL等语言的结合，大大变革了电子系统的设计方法，加速了系统的设计进程。本文旨在研究并实现一种实时采集并对特定帧进行压缩传输的方法。通过采用可编程逻辑器件FPGA来实现整个采集、显示、压缩和传输，使系统具有可定制、高速度等优点。本文首先介绍了开发硬件可编程逻辑门阵列FPGA及其开发语言Veridlog，并介绍了FPGA的设计方法及开发流程；接着介绍了PAL制视频采集的相关知识及设计，其中主要包括基于I2C总线的模拟视频解码控制、视频的数字化ITU-R BT.601标准介绍及视频同步信号的获取、基于SDRAM的视频帧存储、VGA显示控制设计；随后介绍了JPEG标准，并根据故障检测的特点，设计了针对灰度图像压缩的JPEG编码器，设计中先分别对组成JPEG编码器的二维DCT变换模块、量化模块、Z字扫描模块、变换直流系数的差分脉冲编码模块、交流系数的游程编码模块、哈夫曼编码模块及打包模块进行了仿真测试，然后再对整个JPEG编码器进行了测试；最后设计了单帧视频的SRAM缓存，并将缓存的源图像采用本文设计的JPEG编码器进行压缩，再设计一个仅包含发送功能的UART 将压缩后的码流传输到PC机，在PC机上通过将接收的码流以ASCⅡ码的形式还原为采集图片。本文实现了整个采集压缩系统，同时也进一步验证了本文设计的灰度图像JPEG编码器的正确性。相信本文无论是对弓网故障的图像检测，还是对于JPEG编码器的芯片设计都有一定的参考价值。

标签： FPGA JPEG 压缩系统

上传时间： 2013-04-24

上传用户：cuiqiang
基于Xilinx FPGA的DDRSDRAM的Verilog控制代码

基于Xilinx FPGA的DDRSDRAM的Verilog控制代码，使用的FPGA为Virtex-4，实现对DDRSDRAM的简单控制（对一系列地址的写入和读取）。

标签： DDRSDRAM Verilog Xilinx FPGA

上传时间： 2013-08-07

上传用户：ainimao
使用Verilog实现基于FPGA的SDRAM控制器

使用Verilog实现基于FPGA的SDRAM控制器

标签： Verilog SDRAM FPGA 控制器

上传时间： 2013-08-08

上传用户：litianchu
利用FPGA实现JPEG算法的研究与实现

利用FPGA实现JPEG算法的研究与实现，研究生的论文，很有参考价值

标签： FPGA JPEG 法的研究

上传时间： 2013-08-14

上传用户：yan2267246
FPGA开发板上写的Verilog代码功能是从电脑端发送一个字节

FPGA开发板上写的Verilog代码：\r\n功能是从电脑端发送一个字节，然后把它接收回来。\r\n

标签： Verilog FPGA 开发板代码

上传时间： 2013-08-15

上传用户：copu
fpga开发pci的verilog

fpga开发pci的verilog，不可多得的源代码。

标签： verilog fpga pci

上传时间： 2013-08-15

上传用户：myworkpost