FPGA-jpeg-verilog

基于FPGA的多功能LCD显示控制器设计

通过对LCD1602/LCD12864显示模块控制时序和指令集的对比分析，利用Verilog HDL描述语言完成了多功能LCD显示控制模块的IP核设计．所设计的LCD显示控制器具有很好的可移植性，只需通过端口的使能参数配置便可以驱动LCD1602/LCD12864模块实现字符或图形的实时显示，并且该多功能LCD控制器的可行性也在Cyclone II系列的EP2C5T144C8 FPGA芯片上得到了很好的验证．

标签： FPGA LCD 多功能显示控制器

上传时间： 2014-06-23

上传用户：hasan2015
手把手教你学CPLD/FPGA与单片机联合设计(前3章)

　　手把手教你学CPLD/FPGA与单片机联合设计（前3章）　　作者：周兴华；出版社：北京航空航天大学出版社　　内容简介：本书以实践（实验）为主线，以生动短小的实例为灵魂，穿插介绍了Verilog HDL语言的语法及Altera公司的EPM7128S（或Atmel公司的ATFl508A5）设计开发编程。理论与实践紧密结合，由浅入深、循序渐进地引导读者进行学习、实验，这样读者学得进、记得牢，不会产生畏难情绪，无形之中就掌握了 CPLD／FPGA的联合设计。

标签： CPLD FPGA 手把手单片机

上传时间： 2013-10-20

上传用户：xjz632
基于FPGA的多功能频率计的设计

基于Altera公司FPGA芯片EP2C8Q208，嵌入MC8051 IP Core，用C语言对MC8051 IP Core进行编程，以其作为控制核心，实现系统控制。在FPGA芯片中，利用Verilog HDL语言进行编程，设计了以MC8051 IP Core为核心的控制模块、计数模块、锁存模块和LCD显示模块等几部分，实现了频率的自动测量，测量范围为0.1Hz~50MHz，测量误差0.01%。并实现测频率、周期、占空比等功能。

标签： FPGA 多功能频率计

上传时间： 2013-10-14

上传用户：1214209695
基于FPGA的实时视频信号处理平台的设计

提出一种基于FPGA的实时视频信号处理平台的设计方法，该系统接收低帧率数字YCbCr 视频信号，对接收的视频信号进行格式和彩色空间转换、像素和，利用片外SDRAM存储器作为帧缓存且通过时序控制器进行帧率提高，最后通过VGA控制模块对图像信号进行像素放大并在VGA显示器上实时显示。整个设计使用Verilog HDL语言实现，采用Altera公司的EP2S60F1020C3N芯片作为核心器件并对功能进行了验证。

标签： FPGA 实时视频信号处理平台

上传时间： 2013-11-10

上传用户：sjb555
ETL-002 Altera Cyclone III系列FPGA开发板简介

ETL-002 FPGA开发板是以Altera公司的最新系列Cyclone III中的3C10为主芯片，并提供了极为丰富的芯片外围接口资源以及下载线，数据线以及资料光盘等。除了这些硬件外，我们还提供了十多个接口实验，并公开了电路原理图和实验的Verilog源代码，以便于大家对照学习，并可以在该开发板上进行二次开发。

标签： Cyclone Altera FPGA ETL

上传时间： 2013-10-29

上传用户：1477849018@qq.com
北京理工大学FPGA讲义

　　专用集成电路( ASIC )的出现　　􀁻 ASIC的提出和发展说明集成电路进入了一个新阶段。　　􀁻 通用的、标准的集成电路已不能完全适应电子系统的急剧变化和更新换代。各个电子系统厂家都希望生产出具有自己特色的合格产品，只有ASIC产品才能达到这种要求。这也就是自80年代中期以来，ASIC得到广泛重视的根本原因。　　􀁻 ASIC电路的蓬勃发展推动着设计方法和设计工具的完善，同时也促进着系统设计人员与芯片设计人员的结合和相互渗透。　　FPGA的发展：IC-〉ASIC-〉FPGA 　　􀁻 FPGA分类、结构、设计流程，FPGA设计工具：　　􀁻 VHDL 　　􀁻 Verilog 　　􀁻 VHDL的仿真　　􀁻 VHDL的综合　　􀁻 FPGA实现过程　　􀁻 FPGA实现高性能DSP 　　􀁻 FPGA嵌入式系统设计

标签： FPGA 理工大学讲义

上传时间： 2013-11-06

上传用户：lanjisu111
基于FPGA 的方向滤波器指纹图像增强算法实现

设计了一种基于FPGA纯硬件方式实现方向滤波的指纹图像增强算法。设计采用寄存器传输级（RTL）硬件描述语言（Verilog HDL），利用时分复用和流水线处理等技术，完成了方向滤波指纹图像增强算法在FPGA上的实现。整个系统通过了Modelsim的仿真验证并在Terasic公司的DE2平台上完成了硬件测试。设计共消耗了3716个逻辑单元，最高处理速度可达92.93MHz。以50MHz频率工作时，可在0.5s以内完成一幅256&amp;#215;256指纹图像的增强处理。

标签： FPGA 方向指纹图像增强算法

上传时间： 2013-10-12

上传用户：拢共湖塘
基于FPGA的数字三相锁相环的优化设计

数字三相锁相环中含有大量乘法运算和三角函数运算，占用大量的硬件逻辑资源。为此，提出一种数字三相锁相环的优化实现方案，利用乘法模块复用和CORDIC算法实现三角函数运算，并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明，优化后的数字三相锁相环大大节省了FPGA的资源，并能快速、准确地锁定相位，具有良好的性能。

标签： FPGA 数字三相优化设计

上传时间： 2013-11-15

上传用户：yjj631
51的VERILOG代码！适用于Xilinx的FPGA

51的VERILOG代码！适用于Xilinx的FPGA

标签： VERILOG Xilinx FPGA 代码

上传时间： 2015-02-04

上传用户：lijianyu172
能综合的YCrCb2RGB模块（verilog)_采用3级流水线,用fpga做小数运算

能综合的YCrCb2RGB模块（verilog)_采用3级流水线,用fpga做小数运算，还有就是流水线技术

标签： YCrCb2RGB verilog fpga 模块

上传时间： 2013-12-06

上传用户：aa17807091