FPGA-CPLD

Altera FPGA CPLD设计高级篇电子书籍

AlteraFPGACPLD设计高级篇电子书籍

标签： Altera FPGA CPLD 电子

上传时间： 2013-08-14

上传用户：哇哇哇哇哇
FPGACPLD数字电路设计经验

FPGA CPLD已成为业界焦点，这篇经验总结出自高人之手

标签： FPGACPLD 数字电路设计经验

上传时间： 2013-11-24

上传用户：liangrb
VHDL硬件描述语言与数字逻辑电路设计

FPGA/CPLD学习资料

标签： VHDL 硬件描述语言数字逻辑电路设计

上传时间： 2014-12-28

上传用户：zhaiye
基于Altera FPGA CPLD的电子系统设计及工程实践

讲解到位，工程例子很全，适合下载学习。

标签： Altera FPGA CPLD 电子系统设计

上传时间： 2013-10-29

上传用户：Pzj
FPGA/CPLD与USB技术的无损图像采集卡

介绍了外置式USB无损图像采集卡的设计和实现方案，它用于特殊场合的图像处理及其相关领域。针对图像传输的特点，结合FPCA/CPLD和USB技术，给出了硬件实现框图，同时给出了PPGA/CPLD内部时序控制图和USB程序流程图，结合框图和部分程序源代码，具体讲述了课题中遇到的难点和相应的解决方案。

标签： FPGA CPLD USB 图像采集卡

上传时间： 2013-10-29

上传用户：qw12
ARM,DSP,FPGA的区别:详细介绍了ARM

ARM,DSP,FPGA的区别:详细介绍了ARM，DSP，FPGA/CPLD的异同。

标签： ARM FPGA DSP 详细介绍

上传时间： 2014-01-26

上传用户：aig85
fpga cpldXILINXCPLD-JTAG fpga cpldXILINXCPLD-JTAG

\fpga cpld\XILINXCPLD-JTAG \fpga cpld\XILINXCPLD-JTAG

标签： cpldXILINXCPLD-JTAG fpga

上传时间： 2013-12-24

上传用户：netwolf
Verilog HDl语言实现CPLD-EPC240与电脑的串口通讯QUARTUS逻辑工程源码

Verilog HDl语言实现CPLD-EPC240与电脑的串口通讯QUARTUS逻辑工程源码 //本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在//PC机上安装一个串口调试工具来验证程序的功能。//程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控//制器，10个bit是1位起始位，8个数据位，1个结束//位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实//现相应的波特率。程序当前设定的div_par 的值是0x145，对应的波特率是//9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间//划分为8个时隙以使通信同步.//程序的工作过程是：串口处于全双工工作状态，按动key1，FPGA/CPLD向PC发送“21 EDA"//字符串（串口调试工具设成按ASCII码接受方式）；PC可随时向FPGA/CPLD发送0-F的十六进制

标签： verilog hdl cpld 串口通讯 quartus

上传时间： 2022-02-18

上传用户：
Quartus II的FPGA CPLD开发

1Quartus II软件的安装2Quartus II软件的使用、开发板的使用本章将通过3个完整的例子，一步一步的手把手的方式完成设计，完成这3个设计，并得到正确的结果，将会快速、有效的掌握在Altera Quartusll软件环境下进行FPGA设计与开发的方法、流程，并熟悉开发板的使用。2.1原理图方式设计3-8译码器一、设计目的1、通过设计一个3-8译码器，掌握祝组合逻辑电路设计的方法。2、初步了解Quartusll采用原理图方式进行设计的流程。3、初步掌握FPGA开发的流程以及基本的设计方法、基本的仿真分析方法。二、设计原理三、设计内容四、设计步骤1、建立工程文件1）双击桌面上的Quartus II的图标运行此软件。

标签： fpga cpld

上传时间： 2022-07-18

上传用户：
uart_verilog.zip

这是UART的verilog源代码，对FPGA/CPLD及IC设计开发者极具参考价值。

标签： uart_verilog zip

上传时间： 2013-07-23

上传用户：ccclll