虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

FPGA-CPLD

  • 基于FPGA/CPLD实现的FFT算法与仿真分析

    硕士论文基于FPGA/CPLD实现的FFT算法与仿真分析

    标签: FPGA CPLD FFT 算法 仿真分析

    上传时间: 2017-02-07

    上传用户:Mr.HWang

  • Altera FPGA-CPLD设计(基础篇) 设计书籍 332页

    Altera FPGA-CPLD设计(基础篇) 设计书籍 332页

    标签: altera fpga

    上传时间: 2022-05-01

    上传用户:

  • Altera FPGA CPLD学习笔记

    Altera FPGA CPLD学习笔记                 

    标签: fpga cpld

    上传时间: 2022-07-08

    上传用户:

  • FPGA CPLD数字电路设计经验分享.

    FPGA CPLD数字电路设计经验分享                    

    标签: fpga cpld 数字电路设计

    上传时间: 2022-07-08

    上传用户:

  • ARM,DSP,FPGA,CPLD,SOPC,SOC之间有什么区别和联系

    ARM,DSP,FPGA,CPLD,SOPC,SOC之间有什么区别和联系                                         

    标签: arm dsp fpga cpld sopc soc

    上传时间: 2022-07-08

    上传用户:

  • FPGA-CPLD最小系统PCB的制作

    基于FPGA-CPLD最小系统PCB的制作         

    标签: fpga 最小系统 pcb cpld

    上传时间: 2022-07-18

    上传用户:qingfengchizhu

  • FPGA CPLD中的Verilog设计小技巧

    FPGA CPLD中的Verilog设计小技巧                 

    标签: fpga cpld verilog

    上传时间: 2022-07-19

    上传用户:jason_vip1

  • FPGA/CPLD设计工具——Xilinx-ISE使用详解-378页-71.7M.rar

    本书以FPGA/CPLD设计流程为主线,阐述了如何合理地利用ISE设计平台集成的各种设计工具,高效地完成FPGA/CPLD的设计方法与技巧。全书在介绍FPGA/CPLD概念和设计流程的基础上,依次论述了工程管理与设计输入、仿真、综合、约束、实现与布局布线、配置调试等主要设计步骤在ISE集成环境中的实现方法与技巧。   本书立足于工程实践,结合作者多年工作经验,选用大量典型实例,并配有一定数量的练习题。本书配套光盘收录了所有实例的完整工程目录、源代码、详细操作步骤和使用说明,利于读者边学边练,提高实际应用能力。   本书可作为高等院校通信工程、电子工程、计算机、微电子与半导体学等专业的教材,也可作为硬件工程师和IC工程师的实用工具书。

    标签: Xilinx-ISE FPGA CPLD 71.7

    上传时间: 2013-06-24

    上传用户:gut1234567

  • 基于FPGA/CPLD实现的FFT算法与仿真分析

    可编程逻辑器件FPGA(现场可编程门阵列)和CPLD(复杂可编程逻辑器件)越来越多的应用于数字信号处理领域,与传统的ASIC(专用集成电路)和DSP(数字信号处理器)相比,基于FPGA和CPLD实现的数字信号处理系统具有更高的实时性和可嵌入性,能够方便地实现系统的集成与功能扩展。 FFT的硬件结构主要包括蝶形处理器、存储单元、地址生成单元与控制单元。本文提出的算法在蝶形处理器内引入流水线结构,提高了FFT的运算速度。同时,流水线寄存器能够寄存蝶形运算中的公共项,这样在设计蝶形处理器时只用到了一个乘法器和两个加法器,降低了硬件电路的复杂度。 为了进一步提高FFT的运算速度,本文在深入研究各种乘法器算法的基础上,为蝶形处理器设计了一个并行乘法器。在实现该乘法器时,本文采用改进的布斯算法,用以减少部分积的个数。同时,使用华莱士树结构和4-2压缩器对部分积并行相加。 本文以32点复数FFT为例进行设计与逻辑综合。通过设计相应的存储单元,地址生成单元和控制单元完成FFT电路。电路的仿真结果与软件计算结果相符,证明了本文所提出的算法的正确性。 另外,本文还对设计结果提出了进一步的改进方案,在乘法器内加入一级流水线寄存器,使FFT的速度能够提高到当前速度的两倍,这在实时性要求较高的场合具有极高的实用价值。

    标签: FPGA CPLD FFT 算法

    上传时间: 2013-07-18

    上传用户:wpt

  • 基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计

    基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序

    标签: FPGA VHDL 数字频率计 硬件描述语言

    上传时间: 2013-08-06

    上传用户:taozhihua1314