随着技术的飞速发展,电力电子装置如变频设备、变流设备等容量日益扩大,数量日益增多,使得电网中的谐波污染日益严重,给电力系统和各类用电设备带来危害,轻则增加能耗,缩短设备使用寿命,重则造成用电事故,影响安全生产.电力系统中的谐波问题早在20世纪20年代就引起了人们的注意.近年来,产生谐波的设备类型及数量均已剧增,并将继续增长,谐波造成的危害也日趋严重.该论文分析比较了传统测量谐波装置和基于FPGA的新型谐波测量仪器的特性.分析了基于FFT的谐波测量方法,综述了可编程元器件的发展过程、主要工艺发展及目前的应用情况,并介绍了一种主流硬件描述语言Verilog HDL的语法及其具体应用.分析了高速数字信号系统的信号完整性问题,提出了使用FPGA实现的整合处理器解决高速数字系统信号完整性问题的方法,并比较分析了各种主流的整合处理器解决方案的优缺点.分析了使用实时操作系统进行复杂嵌入式系统软件开发的优缺点,并在该系统软件开发中成功移植应用了实时操作系统UCOSII,改造了该操作系统中内存管理方式.研究了使用FPGA实现FFT算法的优缺点,对比分析了主要硬件实现架构的性能和优缺点,提出了一种基于浮点数的FFT算法FPGA实现架构,详细设计了基于浮点数的硬件乘法器和加法器.该设计架构运行稳定,计算速度快捷.并通过实际仿真验证了该设计的正确性和优越性.最终通过以上工作设计实现了一种新型的基于FPGA的谐波测量仪,该仪器的变送单元和采样单元通过实际型式试验检验,符合设计要求.该仪器的FPGA单元通过系统仿真,符合设计要求.
上传时间： 2013-04-24
上传用户：diertiantang
随着图像处理和模式识别技术的进步，基于生物特征的识别技术成为蓬勃发展的高技术之一，根据IBG(InternationalBiometricGroup)组织对生物特征市场的统计和预测，该领域的收入的年增长率30-50％，到2008年，全球总收入将达到46.39亿美元。而基于指纹特征的识别技术由于其独特的可靠性，稳定性，方便快捷的特点，恰好符合了市场的需求。目前指纹识别技术是生物识别领域中应用最广泛的识别技术，也是研究与应用的一个热点。 SOPC片上可编程系统和嵌入式系统是当前电子设计领域中最热门的概念。NiosⅡ是Altera公司开发的一种采用流水线技术、单指令流的RISC嵌入式处理器软核，可以将它嵌入FPGA内部，与用户自定义逻辑结合构成一个基于FPGA的片上系统。与嵌入式硬核相比较，嵌入式软核具有更大的灵活性。而FPGA的高速性、恰恰满足了指纹识别系统对速度的要求。 本文对指纹识别技术中各个环节的算法进行了较为深入的研究，结合NiosⅡ嵌入式处理器的特点，对算法进行了合理的选择与优化，形成了一套完整的指纹识别算法，并提出了一种基于FPGA的指纹识别系统硬件设计方案。 论文的内容主要包括以下几个方面： 1、对指纹图像预处理、后处理和匹配算法进行了改进，提高了算法的性能；设计了一种适用于快速匹配的指纹特征数据结构；提出了一套基于特征点匹配的指纹识别算法。实验结果表明该算法速度快、误识率较低、可靠性较高，可以满足实用的要求。 2、本着增加系统集成度、减小系统体积、提高便携性、降低功耗和成本，同时提升系统的性能的原则，使用Altera公司提供的外围设备IP核配合NiosⅡ处理器软核搭建了一个单片嵌入式系统，然后以内嵌NiosⅡ软核的FPGA和FPS200指纹采集器为核心芯片，外配片外RAM和Flash存储器以及小键盘和LCD显示屏等器件，设计了一个便携式指纹识别系统，提出了一套基于FPGA的硬件设计方案。 3、利用NiosⅡ开发板对硬件设计方案进行了初步的验证，实现了指纹采集芯片FPS200与FPGA的接口，并进行了算法的移植。 实验结果表明本文所提出的系统设计方案是可行的。基于FPGA的自动指纹识别系统在速度、功耗、体积、扩展性方面有着独特的优势，具有广阔的发展空间。最后提出了对这一设计继续改进的思路和下一步研究的内容。
上传时间： 2013-07-28
上传用户：hxy200501
随着信息技术的发展，系统级芯片SoC(System on a Chip)成为集成电路发展的主流。SoC技术以其成本低、功耗小、集成度高的优势正广泛地应用于嵌入式系统中。通过对8位增强型CPU内核的研究及其在FPGA(Field Programmable Gate Arrav)上的实现，对SoC设计作了初步研究。 在对Intel MCS-8051的汇编指令集进行了深入地分析的基础上，按照至顶向下的模块化的高层次设计流程，对8位CPU进行了顶层功能和结构的定义与划分，并逐步细化了各个层次的模块设计，建立了具有CPU及定时器，中断，串行等外部接口的模型。 利用5种寻址方式完成了8位CPU的数据通路的设计规划。利用有限状态机及微程序的思想完成了控制通路的各个层次模块的设计规划。利用组合电路与时序电路相结合的思想完成了定时器，中断以及串行接口的规划。采用边沿触发使得一个机器周期对应一个时钟周期，执行效率提高。使用硬件描述语言实现了各个模块的设计。借助EDA工具ISE集成开发环境完成了各个模块的编程、调试和面向FPGA的布局布线；在Synplify pro综合工具中完成了综合；使用Modelsim SE仿真工具对其进行了完整的功能仿真和时序仿真。 设计了一个通用的扩展接口控制器对原有的8位处理器进行扩展，加入高速DI，DO以及SPI接口，增强了8位处理器的功能，可以用于现有单片机进行升级和扩展。 本设计的CPU全面兼容MCS-51汇编指令集全部的111条指令，在时钟频率和指令的执行效率指标上均优于传统的MCS-51内核。本设计以硬件描述语言代码形式存在可与任何综合库、工艺库以及FPGA结合开发出用户需要的固核和硬核，可读性好，易于扩展使用，易于升级，比较有实用价值。本设计通过FPGA验证。
上传时间： 2013-04-24
上传用户：jlyaccounts
现代IC设计中，随着设计规模的扩大和复杂度的增长，验证成为最严峻的挑战之一。在现代ASIC设计中，很难用单一的验证方法来对复杂芯片进行有效的验证，为了将设计错误减少到可接受的最小量，需要将一系列的验证方法和工具结合起来。 在64位全定制嵌入式CPU设计过程中，使用了多种验证技术和方法，并将FPGA验证作为ASIC验证的重要补充，加强了设计正确的可靠性。 论文首先介绍了64位CPU的结构，结合选用的Xilinx的Virtex
上传时间： 2013-04-24
上传用户：003030
频率合成技术广泛应用于通信、航空航天、仪器仪表等领域，目前，常用的频率合成技术有直接频率合成、锁相频率合成和直接数字频率合成(DDS)等。其中DDS是一种新的频率合成方法，是频率合成的一次革命。全数字化的DDS技术由于具有频率分辨率高、频率切换速度快、相位噪声低和频率稳定度高等优点而成为现代频率合成技术中的佼佼者。随着数字集成电路、微电子技术和EDA技术的深入研究，DDS技术得到了飞速的发展。 DDS是把一系列数字量化形式的信号通过D/A转换形成模拟量形式的信号的合成技术。主要是利用高速存储器作查寻表，然后通过高速D/A转换产生已经用数字形式存入的正弦波(或其它任意波形)。一个典型的DDS系统应包括以下三个部分：相位累加器可以时钟的控制下完成相位的累加；相位一幅度码转换电路一般由ROM实现；D/A转换电路，将数字形式的幅度码转换成模拟信号。 现场可编程门阵列(FPGA)设计灵活、速度快，在数字专用集成电路的设计中得到了广泛的应用。本论文主要讨论了如何利用FPGA来实现一个DDS系统，该DDS系统的硬件结构是以FPGA为核心实现的，使用Altera公司的Cyclone系列FPGA。 文章首先介绍了频率合成器的发展，阐述了基于FPGA实现DDS技术的意义；然后介绍了DDS的基本理论；接着介绍了FPGA的基础知识如结构特点、开发流程、使用工具等；随后介绍了利用FPGA实现直接数字频率合成(DDS)的原理、电路结构、优化方法等。重点介绍DDS技术在FPGA中的实现方法，给出了部分VHDL源程序。采用该方法设计的DDS系统可以很容易地嵌入到其他系统中而不用外接专用DDS芯片，具有高性能、高性价比，电路结构简单等特点；接着对输出信号频谱进行了分析，特别是对信号的相位截断误差和幅度量化误差进行了详细的讨论，由此得出了改善系统性能的几种方法；最后给出硬件实物照片和测试结果，并对此作了一定的分析。
上传时间： 2013-04-24
上传用户：yx007699
随着电力电子变流技术的不断发展，各种先进的控制技术层出不穷。控制器也从过去的模拟电路时代逐渐进入到全数字控制时代。但是MCU/DSP等通用控制器本身串行程序流工作模式的限制，在实现复杂算法时往往难以满足系统要求的快速性与实时性的要求，FPGA的出现为解决这个问题提供了一个新的方向。 本文首先对三相PWM整流器系统进行了研究。在查阅大量国内外文献资料的基础上，对整流器及其控制器的国内外发展现状及研究趋势做了详细的研究，并对课题研究的意义有了更深入的认识。接下来对三相电压型整流器的拓扑结构、数学模型、整流器的控制技术进行了分析。文中所采用的滞环电流控制算法具有结构简单，电流响应速度快，不依赖系统参数，系统鲁棒性好的特点。运用matlab仿真软件，对该控制方法进行了仿真。然后对FPGA的发展历程、应用、分类、开发工具、语言等内容进行了介绍。最后对滞环控制算法进行了模块划分，将其划分为PI算法模块，限幅与指令电流生成模块，滞环比较模块，PWM脉冲生成及死区保护模块，AD控制及数据储存模块，并在Quartus II软件环境下，使用VHDL语言通过编程实现模块化设计。实践证明，采用FPGA来实现PWM整流器控制算法是可行的。
上传时间： 2013-04-24
上传用户：Ruzzcoy
在传统的电力电子电路中，DC/DC变换器通常采用模拟电路实现电压或电流的控制。数字控制与模拟控制相比，有着显著的优点，数字控制可以实现复杂的控制策略，同时大大提高系统的可靠性和灵活性，并易于实现系统的智能化。但目前数字控制基本上限于电力传动领域，DC/DC变换器由于其开关频率较高，一般其外围功能由DSP或微处理器完成，而控制的核心，如PWM发生等大多采用专用控制芯片实现。FPGA由于其快速性、灵活性及保密性等优点，近年来在数字控制领域受到越来越多的关注。基于FPGA的DC/DC变换器是电力电子领域重要的研究方向之一。本文研究了同步Buck变换器的建模、设计及仿真，采用Xinlix的VIRTEX-Ⅱ PRO FPGA开发板实现了Buck变换器的全数字控制。 论文首先从Buck变换器的理论分析入手，根据它的物理特性，研究了该变换器的状态空间平均模型和小信号分析。为了获得高性能的开关电源，提出并分析了混杂模型设计方案，然后进行了控制器设计。并采用MATLAB/SIMULINK建立了同步Buck电路的仿真模型，并进行仿真研究。浮点仿真的运算精度与溢出问题，影响了仿真的精度。为了克服这些不足，作者采用了定点仿真方法，得到了满意的仿真结果。论文还着重论述了开关电源的数字控制器部分，数字控制器一般由三个主要功能模块组成：模数转换器、数字脉宽调制器(Digital PulseWidth Modulation：DPWM)和数字补偿器。文中重点研究了DPWM和数字补偿器，阐述了目前高频数字控制变换器中存在的主要问题，特别是高频状态下DPWM分辨率较低，影响控制精度，甚至引起极限环(Limit Cycling)现象，对DPWM分辨率的提高与系统硬件工作频率之间的矛盾、DPWM分辨率与A/D分辨率之间的关系等问题作了全面深入的分析。论文提出了一种新的提高DPWM分辨率的方法，该方法在不提高系统硬件频率的前提下，采用软件使DPWM的分辨率大大提高。作者还设计了两种数字补偿器，并进行了分析比较，选择了合适的补偿算法，达到了改善系统性能的目的。 设计完成后，作者使用ISE 9.1i软件进行了FPGA实现的前、后仿真，验证了所提出理论及控制算法的正确性。作者完成了Buck电路的硬件制作及基于FPGA的软件设计，采用32MHz的硬件晶振实现了11-bit的DPWM分辨率，开关频率达到1MHz，得到了满意的系统性能，论文最后给出了仿真和实验结果。
上传时间： 2013-07-23
上传用户：kristycreasy
本论文设计了一种基于FPGA的高速FIR数字滤波器,滤波器实现低通滤波,截止频率为1MHz,通带波纹小于1 dB,阻带最大衰减为-40 dB,输入输出数据为8位二进制,采样频率为10MHz。 论文首先简要介绍了数字滤波器的基本原理和线性FIR数字滤波器的性质、结构,根据滤波器的性能要求选择窗函数、确定系数,在算法上为了满足数字滤波器的要求,对系数放大512倍并取整,并用Matlab对数字滤波器原理进行了证明。同时简述了EDA技术和FPGA设计流程。 其次,论文说明了FIR数字滤波器模块的划分,并用Verilog语言在Modelsim环境下进行了功能测试。对于数字滤波器系数中的-1,-2,4这些简单的系数乘法直接进行移位和取反,可以极大的节省资源和优化设计。而对普通系数乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速实现了乘积的运算；另外,在本设计进行部分积累加时,采用舍取冗余位,主要是根据设计时已对系数进行了放大,而输出时又要将结果相应的缩小,所以在累加时,提前对部分积缩小,从而减少了运算量,从时间和资源上都得到了优化。 论文的最后分别用Modelsim和Quartus II进行了FIR数字滤波器的前仿真和后仿真,将仿真的结果和Matlab中原理验证时得到的理想值进行了比较,并对所产生的误差进行了分析。仿真结果表明：本16阶FIR数字滤波器设计能够实现截止频率为1MHz的低通滤波,并且工作频率可达150MHz以上。
上传时间： 2013-07-15
上传用户：lanwei
本文介绍了一种基于现场可编程门阵列FPGA器件的电子密码锁的设计方法。重点阐述了红外遥控电子密码锁的整体架构设计；介绍了一种由PT2248作为发送器，MIM-R1AA 38KHZ红外一体化接收解调器作为接收器的红外遥控系统的构建方法；详细说明了如何运用EDA技术自顶向下的设计方法，来实现基于XILINX公司出品的Spartan-3E系列FPGA芯片的红外遥控解码、密码锁的解锁、密码修改、报警提示及液晶显示等功能。在分析红外遥控电子密码锁各功能模块时，本论文详细阐述了各模块的功能及外部接口信号，给出了各模块的仿真波形以及整个系统的测试流程和测试结果。本论文在介绍Spartan-3E系列FPGA芯片的特点和性能的同时，利用Spartan-3E系列的XC3S500芯片中的KCPSM3和自行设计完成的状态机控制器分别实现液晶显示控制器，通过比较分析得知KCPSM3实现的控制器，在对FPGA的资源利用方面更加合理，实现更加便捷。 本论文利用红外遥控技术解锁，大大提高了电子密码锁的安全性能；采用FPGA开发设计，所有算法完全由硬件电路来实现，使得系统的工作可靠性大为提高，同时由于FPGA具有在系统可编程功能，当设计需要更改时，只需更改FPGA中的控制和接口电路，利用EDA工具将更新后的设计下载到FPGA中即可，无需更改外部电路的设计，大大提高了设计的效率。因此，采用FPGA开发的数字系统，不仅具有很高的工作可靠性，其升级与改进也极其方便。
上传时间： 2013-06-19
上传用户：111111112
扩频通信技术是信息时代的三大高技术通信传输方式之一，与常规的通信技术相比。具有低截获率、强抗噪声、抗干扰性，具有信息隐蔽和多址通信等特点，目前已从军事领域向民用领域迅速发展。在民用化之后，它被迅速推广到各种公用和专用通信网络之中，如卫星通信、数据传输、定位、测距等系统中。 扩频通信技术中，最常见的是直接序列扩频通信(DSSS)系统，然而目前专用扩频芯片大部分功能都已固化。缺少产品开发的灵活性。其次，目前用FPGA与DSP相结合实现的直接序列扩频的收发系统比较多，系统复杂且成本高。另外，现代扩频通信系统在接收和发送端需要完成许多快速复杂的信号处理，这对电路的可靠性和处理速度提出了更高的要求。因此，设计一个全部用FPGA技术实现的扩频通信收、发系统具有较强的实际应用价值。 根据FPGA的高速并行处理能力和全硬件实现的特点，采用直接序列扩频技术，借助QuartusⅡ6.0及Protel99se工具，完成了系统的软件仿真和硬件电路设计。实验结果表明，比用传统的FPGA与DSP相结合实现方式，提高了处理速度，减少了硬件延时。同时采用了流水线技术，提高了系统并行处理的能力。并且系统功能可以通过程序来修改和升级，与专用扩频芯片相比，具有很大的灵活性。所有模块都集成在一个芯片中，提高了系统的稳定性和可靠性。
上传时间： 2013-05-18
上传用户：天天天天
