针对电力质量分析仪中的信号数字滤波处理部分，基于TMS320VC5402芯片的数字信号处理功能，采用窗函数法，借助MATLAB程序设计语言，设计了FIR数字滤波器，应用DSP汇编语言编程实现了该滤波器。实践证明，该滤波器准确度高、稳定性好，易于移植使用，具有较强的实用性与灵活性
上传时间： 2013-08-05
上传用户：jiahao131
在图像处理、数据传输、雷达接收等现代信号处理领域，对信号处理的稳定性、实时性和灵活性都有很高的要求。FIR数字滤波器因其线性相位特性满足了现代信号处理领域对滤波器的高性能要求，成为应用最广泛的数字滤波器之一。高密度的FPGA兼顾实时性和灵活性，为FIR数字滤波器的实现提供了强大的硬件支持。 现今FIR数字滤波器的FPGA实现方法中最常用的是基于DA的实现方法和基于CSD编码的实现方法，本文对这两种实现方法进行了深入的探讨，并进行了一定的改进。本论文所做的主要工作和创新如下： 1、对FIR数字滤波器的硬件实现方法进行了理论研究，其中着重对并行FIR数字滤波器的实现方法进行了深入探讨并提出了一个改进的实现方法：基于CSD-DA的改进实现方法。这个实现方法在一定情况下比单纯的基于CSD编码的实现方法和基于DA的实现方法都要节约芯片面积。 2、经过电路建模和数学推导提出了“CSD-DA择优比较法”。该比较法可以从基于CSD编码的实现方法、基于DA的实现方法以及基于CSD-DA的改进实现方法中较精确的选择出最佳实现方法。 3、用Cyclone EPEC6Q240C8芯片和音频编解码芯片TLV320AIC23B实现了一个可以滤除音频信号中高频噪声的音频FIR数字低通滤波器。
上传时间： 2013-06-07
上传用户：zhangyi99104144
本论文设计了一种基于FPGA的高速FIR数字滤波器,滤波器实现低通滤波,截止频率为1MHz,通带波纹小于1 dB,阻带最大衰减为-40 dB,输入输出数据为8位二进制,采样频率为10MHz。 论文首先简要介绍了数字滤波器的基本原理和线性FIR数字滤波器的性质、结构,根据滤波器的性能要求选择窗函数、确定系数,在算法上为了满足数字滤波器的要求,对系数放大512倍并取整,并用Matlab对数字滤波器原理进行了证明。同时简述了EDA技术和FPGA设计流程。 其次,论文说明了FIR数字滤波器模块的划分,并用Verilog语言在Modelsim环境下进行了功能测试。对于数字滤波器系数中的-1,-2,4这些简单的系数乘法直接进行移位和取反,可以极大的节省资源和优化设计。而对普通系数乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速实现了乘积的运算；另外,在本设计进行部分积累加时,采用舍取冗余位,主要是根据设计时已对系数进行了放大,而输出时又要将结果相应的缩小,所以在累加时,提前对部分积缩小,从而减少了运算量,从时间和资源上都得到了优化。 论文的最后分别用Modelsim和Quartus II进行了FIR数字滤波器的前仿真和后仿真,将仿真的结果和Matlab中原理验证时得到的理想值进行了比较,并对所产生的误差进行了分析。仿真结果表明：本16阶FIR数字滤波器设计能够实现截止频率为1MHz的低通滤波,并且工作频率可达150MHz以上。
上传时间： 2013-05-24
上传用户：qiaoyue
常用的实时数字信号处理的器件有可编程的数字信号处理(DSP)芯片(如AD系列、TI系列)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)等。在工程实践中,往往要求对信号处理要有高速性、实时性和灵活性,而已有的一些软件和硬件实现方式则难以同时达到这几方面的要求。随着可编程逻辑器件和EDA技术的发展,使用FPGA来实现数字信号处理,既具有实时性,又兼顾了一定的灵活性。FPGA具有的灵活的可编程逻辑可以方便的实现高速数字信号处理,突破了并行处理、流水级数的限制,有效地利用了片上资源,加上反复的可编程能力,越来越受到国内外从事数字信号处理的研究者所青睐。 FIR数字滤波器以其良好的线性特性被广泛使用,属于数字信号处理的基本模块之一。本论文对基于FPGA的FIR数字滤波器实现进行了研究,所做的主要工作如下： 1.介绍了FIR数字滤波器的基本理论和FPGA的基本概况,以及FPGA设计流程、设计指导原则和常用的设计指导思想与技巧。 2.以FIR数字滤波器的基本理论为依据,使用分布式算法为滤波器的硬件实现算法,并对其进行了详细的讨论。针对分布式算法中查找表规模过大的缺点,采用优化分布式算法的多块查找表方式使得硬件规模极大的减小。 3.设计出一个192阶的FIR滤波器实例。其系统要求为：定点16位输入、定点12位系数、定点16位输出,采样率为75MHz。设计用Quartus II软件进行仿真,并将其仿真结果与Matlab仿真结果进行对比分析。 仿真结果表明,本论文设计的滤波器硬件规模较小,采样率达到了75MHz。同时只要将查找表进行相应的改动,就能分别实现低通、高通、带通FIR滤波器,体现了设计的灵活性。
上传时间： 2013-06-06
上传用户：June
本论文设计了一种基于FPGA的高速FIR数字滤波器,滤波器实现低通滤波,截止频率为1MHz,通带波纹小于1 dB,阻带最大衰减为-40 dB,输入输出数据为8位二进制,采样频率为10MHz。 论文首先简要介绍了数字滤波器的基本原理和线性FIR数字滤波器的性质、结构,根据滤波器的性能要求选择窗函数、确定系数,在算法上为了满足数字滤波器的要求,对系数放大512倍并取整,并用Matlab对数字滤波器原理进行了证明。同时简述了EDA技术和FPGA设计流程。 其次,论文说明了FIR数字滤波器模块的划分,并用Verilog语言在Modelsim环境下进行了功能测试。对于数字滤波器系数中的-1,-2,4这些简单的系数乘法直接进行移位和取反,可以极大的节省资源和优化设计。而对普通系数乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速实现了乘积的运算；另外,在本设计进行部分积累加时,采用舍取冗余位,主要是根据设计时已对系数进行了放大,而输出时又要将结果相应的缩小,所以在累加时,提前对部分积缩小,从而减少了运算量,从时间和资源上都得到了优化。 论文的最后分别用Modelsim和Quartus II进行了FIR数字滤波器的前仿真和后仿真,将仿真的结果和Matlab中原理验证时得到的理想值进行了比较,并对所产生的误差进行了分析。仿真结果表明：本16阶FIR数字滤波器设计能够实现截止频率为1MHz的低通滤波,并且工作频率可达150MHz以上。
上传时间： 2013-07-15
上传用户：lanwei
基于FPGA的FIR数字滤波器算法研究与设计实现
上传时间： 2013-06-30
上传用户：fengyujcyz
·基于DSP—TMS320C5402的FIR数字滤波器设计及实现
上传时间： 2013-04-24
上传用户：xc216
·摘要： 针对电力质量分析仪中的信号数字滤波处理部分,基于TMS320VC5402芯片的数字信号处理功能,采用窗函数法,借助MATLAB程序设计语言,设计了FIR数字滤波器,应用DSP汇编语言编程实现了该滤波器.实践证明,该滤波器准确度高、稳定性好,易于移植使用,具有较强的实用性与灵活性.
上传时间： 2013-05-31
上传用户：eddy77
FIR数字滤波器设计FPGA实现的研究。流水线技术在文中得到了应用，提高了数据处理的速度
上传时间： 2013-08-06
上传用户：wangyi39
分析了数字滤波器的原理，介绍了采用窗体函数法完成FIR数字滤波器，包括MATLAB仿真和DSP的实现方法。通过MATLAB仿真验证了所设计的滤波器具有良好的滤波功能，以TMS320F2812DSP为核心器件，用DSP控制器来实现FFT算法完成多点、实时控制。实验结果表明，该设计性能稳定、效果良好、实用性强。
上传时间： 2013-10-15
上传用户：lbbyxmoran
