操作系统课设页面置换源码，OPT,FIFO,LRU,LFU,算法实现
上传时间： 2017-01-11
上传用户：675656854
设计虚拟存储区和内存工作区,编程序演示下述算法的具体实现过程,并计算访问命中率： 要求设计主界面以灵活选择某算法，以下算法任选两种实现： 1) 先进先出算法（FIFO） 2) 最近最久未使用算法（LRU） 3) 最佳置换算法（OPT）
标签： 操作系统
上传时间： 2019-06-24
上传用户：aoye
利用FIFO先进先出算法实现分页请求，先进先出
上传时间： 2019-12-01
上传用户：yytyj
基于LabVIEW2012FPGA模式的数据采集和存储系统摘 要：为了提高数据采集系统精度，减少开发成本，提高开发效率，基于LabVIEW虚拟仪器开发工具研究并设计了一 种数据采集系统。该系统采用FPGA编程模式和网络流技术实现大批量数据实时传输，并对数据进行分析处理和存储。系 统硬件采用美国NI实时控制器CRIO⁃9025，实现16路数据可靠采集与存储。实验仿真及实际运行结果表明该数据采集系 统能够精确地对数据进行实时采集以及分析处理，达到了项目要求。 关键词：FPGA；FIFO；网络流；数据采集系统；SQL数据库 中图分类号：TN98⁃34 文献标识码：A 文章编号：1004⁃373X（2014）14⁃0142⁃04 Data acquisition and storage system based on LabVIEW 2012FPGA pattern WANG Shu⁃dong1,2 ，WEI Kong⁃zhen1 ，LI Xiao⁃pei1 （1. College of Electrical and Information Engineering，Lanzhou University of Technology，Lanzhou 730050，China； 2. Gansu Key Laboratory for Advanced Industrial Process Control，Lanzhou 730050，China）
上传时间： 2022-02-18
上传用户：
网络安全技术-QoS技术白皮书摘 要：本文对Internet的三种服务模型（Best-Effort、IntServ和DiffServ），以及服务模型的 发展历程进行了简单介绍，较为详细地介绍了H3C系列数据通信产品所支持的QoS技 术，内容包括：流量分类和标记、拥塞管理、拥塞避免、流量监管与流量整形、链路 效率机制以及MPLS网络相关QoS技术，并且简要描述了在实际应用中的QoS解决方 案。网络运营商及行业用户等通过对这些QoS技术的灵活运用，可以在Internet或任何 基于IP的网络上为客户提供有保证的区分服务。1 概述 1.1 产生背景 在传统的IP网络中，所有的报文都被无区别的等同对待，每个转发设备对所有的报 文均采用先入先出（FIFO）的策略进行处理，它尽最大的努力（Best-Effort）将报 文送到目的地，但对报文传送的可靠性、传送延迟等性能不提供任何保证。 网络发展日新月异，随着IP网络上新应用的不断出现，对IP网络的服务质量也提出 了新的要求，例如VoIP等实时业务就对报文的传输延迟提出了较高要求，如果报 文传送延时太长，用户将不能接受（相对而言，E-Mail和FTP业务对时间延迟并不 敏感）。为了支持具有不同服务需求的语音、视频以及数据等业务，要求网络能够 区分出不同的通信，进而为之提供相应的服务。传统IP网络的尽力服务不可能识别 和区分出网络中的各种通信类别，而具备通信类别的区分能力正是为不同的通信提 供不同服务的前提，所以说传统网络的尽力服务模式已不能满足应用的需要。 QoS技术的出现便致力于解决这个问题。 1.2 技术优点 QoS旨在针对各种应用的不同需求，为其提供不同的服务质量。如： z 可以限制骨干网上 FTP 使用的带宽，也可以给数据库访问以较高优先级。 z 对于 ISP，其用户可能传送语音、视频或其他实时业务，QoS 使 ISP 能区分 这些不同的报文，并提供不同服务。 z 可以为时间敏感的多媒体业务提供带宽和低时延保证
上传时间： 2022-02-26
上传用户：kingwide
本系统以STM32F103RBT单片机为主控，控制OV7670摄像头（带FIFO）进行图像采集，通过模式识别、匹配，最后获得车牌的识别结果。为尽大可能的提高处理速度，STM32单片机进行了16倍频。识别主要过程包括图像采集、二值化分析、识别车牌区域、字符分割、字符匹配五过程。实物图：原理图：程序：部分文件截图：
上传时间： 2022-03-19
上传用户：
数字示波器功能强大,使用方便,但是价格相对昂贵。本文以Ti的MSP430F5529为主控器,以Altera公司的EP2C5T144C8 FPGA器件为逻辑控制部件设计数字示波器。模拟信号经程控放大、整形电路后形成方波信号送至FPGA测频,根据频率值选择采用片上及片外高速AD分段采样。FPGA控制片外AD采样并将数据输入到FIFO模块中缓存,由单片机进行频谱分析。测试表明:简易示波器可以实现自动选档、多采样率采样、高精度测频及频谱分析等功能。Digital oscilloscope is powerful and easy to use, but also expensive. The research group designed a low-cost digital oscilloscope, the chip of MSP430F5529 of TI is chosen as the main controller and the device of EP2C5T144C8 of Altera company is used as the logic control unit. Analog signal enter the programmable amplifier circuit, shaping circuit and other pre-processing circuit. The shaped rectangular wave signal is sent to FPGA for measure the frequency. According to the frequency value to select AD on-chip or off-chip high-speed AD for sampling. FPGA controls the off-chip AD sampling and buffers AD data by FIFO module. The single chip microcomputer receives the data, and do FFT for spectrum analysis. The test shows that the simple oscilloscope can realize automatic gain selection, sampling at different sampling rates, high precision frequency measurement and spectrum analysis.
上传时间： 2022-03-27
上传用户：
本文以“某港口航道水深适时监测技术研究”项目为背景,针对港口水深测量系统中发射的水声信号,采用基于GPS时间同步技术、以MCU+FPGA为核心控制单元的设计方案,设计了一套适用于工程实际的水声信号数据采集与处理系统。该系统作为港口航道水深适时监测技术的重要部分,具有极为重要的意义。水声信号数据采集控制的核心是FPGA,时序电路的设计采用VHDL语言实现。主要任务是控制ADC与FIFO的工作时序相互配合,实现水声信号的高速采集与存储。该数据采集系统位于港口航道的一侧,水声信号的发射端位于港口航道另一侧,在同步技术方面,系统使用GPS技术来实现。发射换能器和数据采集与处理系统的处理器同时读取GPS的时间信息,到达预设时刻时,水声信号发射端和数据采集系统同时启动,实现对水声信号的异地同步采集。水声信号数据的算法处理是由单片机实现的。数据采集完成之后,单片机读取FIFO中的数据,并对其作信号的短时能量分析,判断出水声信号的起始点,然后将水声信号的有效数据和水声信号起始点的位置通过VHF发送到上位机。实验测试证明,本文设计的数据采集与处理系统在采样率为4MHz时工作稳定可靠,功耗低,测量精度高,具有较强的实用性,在水声信号的采集与处理方面有着广阔的应用前景。
标签： 数据采集
上传时间： 2022-06-04
上传用户：
DDR3_FIFO代码及设计文档将DDR3封装成FIFO，使用MIG ip core进行DDR3的读写操作，外部看是一个FIFO接口，内部使用ip core，有详细的设计文档和代码能有查看。本代码在VIVADO平台上仿真并进行测试。
上传时间： 2022-06-09
上传用户：
本书系统讲解通信网络领域Xilinx FPGA内部的IP硬核。以流行的Xilinx Virtex-6型号芯片举例，涵盖Xilinx FPGA在通信领域主流的IP核，阐述Xilinx FPGA时钟资源和DCM、PLL和MMCM时钟管理器的特性和使用方法；介绍基于Block RAM资源生成ROM、RAM、FIFO和CAM核的使用过程。阐述TEMAC核背景知识、内部结构、接口时序和配置参数，给出生成实例；介绍LVDS技术规范、源同步实现方案和去偏移技术，讲解Xilinx FPGA中IODELAYE1、ISERDES1和OSERDES核使用方法；阐述Xilinx FPGA DDR3控制器IP核的结构组成、模块划分、接口信号和物理约束等。
上传时间： 2022-06-11
上传用户：
