输入物品的个数和背包的负重大小；程序自动为每个物品的重量和价值赋一个随机值(范围10~80)，输出装入背包的物品的总价值最大的值和此时的总物品大小。实现方法：1 回溯法，2 FIFO分枝限界，3 LC分枝限界；
标签： 10 80 输入 程序
上传时间： 2016-06-06
上传用户：三人用菜
首先，单片机计算出正弦波所需的ad转换数据，将此数据存入数组，然后将数据放入FIFO，单片机只需读FIFO，（将FIFO设置成循环输出模式）就可得所需波形，另外，控制延时时间，即可控制频率。
标签：
上传时间： 2014-12-22
上传用户：李彦东
通过分页技术，在屏幕上显示文件data.txt中多个选定的数据。方法是： 读入数据为整数的逻辑地址(<0时退出)； 将逻辑地址分解为页号、页内位移； 查页表，若该页不在内存块中(中断位为1)，将该页从外存读入内存某一块中，淘汰策略为FIFO；否则，由页号得块号； 将内存中该数据显示在屏幕上。
标签： 分 页
上传时间： 2014-06-28
上传用户：zmy123
UART16550兼容的串行通讯控制器，Verilog语言描述，采用Altera Cyclone系列芯片实现FPGA综合，因为FIFO部分利用到内部资源实现。已经在某项目中成功应用，特此推出。
标签： 16550 UART 兼容 串行通讯
上传时间： 2016-06-14
上传用户：change0329
常用的队列类，双向队列支持FIFO规则。
标签： 队列
上传时间： 2013-12-23
上传用户：colinal
(1) 315、433、868、915Mh的ISM 和SRD频段 (2) 最高工作速率500kbps，支持2-FSK、GFSK和MSK调制方式 (3) 高灵敏度（1.2kbps下-110dDm，1％数据包误码率） (4) 内置硬件CRC 检错和点对多点通信地址控制 (5) 较低的电流消耗（RX中，15.6mA，2.4kbps,433MHz） (6) 可编程控制的输出功率，对所有的支持频率可达+10dBm (7) 支持低功率电磁波激活功能 (8) 支持传输前自动清理信道访问（CCA），即载波侦听系统 (9) 快速频率变动合成器带来的合适的频率跳跃系统 (10) 模块可软件设地址，软件编程非常方便 (11) 标准DIP间距接口，便于嵌入式应用 (12) 单独的64字节RX和TX数据FIFO
标签： kbps 315 433 868
上传时间： 2016-06-21
上传用户：anng
这个是UART的控制器，已经跑通过，分4个模块，波特率生成、发送、接收和FIFO,可供初学者参考
标签： UART 控制器
上传时间： 2016-06-25
上传用户：s363994250
CY7C68013A传输视频数据时的FIRMWARE，使使用SLAVE FIFO模式
标签： FIRMWARE 68013A C68013 68013
上传时间： 2014-12-19
上传用户：helmos
工ARM＿LINUX的几个源代码，fork,pipe,FIFO,及共享内存的实验源程序
标签： LINUX ARM 源代码
上传时间： 2013-11-30
上传用户：lvzhr
计算机体系结构实验程序，分别采用FIFO与LRU算法实现Cache块的更新，功能更新过程中换入换出、命中等分步动态显示。
标签： 计算机体系结构 实验 程序
上传时间： 2013-12-25
上传用户：从此走出阴霾
