数字锁相环Dpll实例程序，帮助理解PLL的结构和详细原理
上传时间： 2014-08-14
上传用户：saharawalker
数字锁相环Dpll源程序，用cpld编写，展开后文件比较多，大家请耐心使用。谢谢，多多支持
上传时间： 2013-12-20
上传用户：zl5712176
数字琐相环Dpll的VERLOG代码，MODELSIM下的工程，有测试文件
上传时间： 2014-01-13
上传用户：Thuan
简单的可配置Dpll的VHDL代码。 用于时钟恢复后的相位抖动的滤波有很好的效果， 而且可以参数化配置pll的级数。
上传时间： 2013-12-14
上传用户：lwwhust
Dpll同步提取有一定效果
标签： Dpll
上传时间： 2013-12-14
上传用户：ayfeixiao
CPLD的程序,分频,微分等,应用于Dpll
上传时间： 2013-12-11
上传用户：zhyiroy
5509A usb模块由默认的Dpll转向AP
上传时间： 2013-12-12
上传用户：D&L37
Dpll由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K加减计数器的K值决定Dpll的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低.
标签： signal_out signal_in Dpll 模
上传时间： 2013-12-26
上传用户：希酱大魔王
基于vhdl语言描述的Dpll，以及图片
上传时间： 2016-12-24
上传用户：四只眼
使用VHDL语言进行设计Dpll（数字锁相环）的相关文件
上传时间： 2013-12-25
上传用户：Miyuki
