本文详细讲述了如何选择电源芯片，开关电源和LDO在选用时的注意事项
上传时间： 2013-10-11
上传用户：米卡
15V转5V转3.3V转3V芯片，15V转5V转3.3V转3V芯片
上传时间： 2022-04-08
上传用户：jason_vip1
本论文以西安电子科技大学电路CAD所的科研项目“电源管理类集成电路关键技术理论研究与设计”为背景，设计了一款高性能降压型DC-DC和LDO双路输出控制器XD8912.论文首先对电源管理技术的现状以及发展趋势作了介绍；随后分析了线性稳压器及开关稳压器的基本结构和工作原理，并对电压模降压型PWM DC-DC的原理及其环路稳定性做了深入的研究；最后详细介绍了XD8912的设计过程，包括芯片性能系统规划、特性分析、电路实现以及仿真验证。XD8912不仅集成了大电流、高效率的电压模降压型PWM控制器，而且也集成了小电流、低噪声的线性稳压控制器，可以为高性能显卡、主板等设备供电。芯片采用同步整流技术，避免了肖特基二极管的使用，大大提高了芯片的工作效率。芯片内部设计了微调电路提高了电压基准的精度。设计了内部频率补偿电路取代芯片外部的补偿电容，有效提高了芯片的集成度。另外，芯片还集成了完备的保护电路，包括过温保护、欠压保护、过流保护等.文中对XD8912的系统及主要功能模块进行了详细的分析，并基于0.6um BCD工艺，利用Viewdraw，Hspice等EDA软件，完成了电路的设计和前仿真验证仿真结果表明，电路功能和性能指标均已达到设计要求。
上传时间： 2022-06-23
上传用户：
LDO和DCDC应用的场合和区别
上传时间： 2013-11-25
上传用户：黄华强
PWM经过RC滤波产生电压,经过XTR115产生4-20mA电流输出,要点是XTR115的电压输入问题,自身为两线制,+5V输出提供不了较大电流,需要用DCDC,RC滤波采用钽电容和4.7k-4.9k的低温漂电阻能得到较高线形度,PWM输出为AVR单片机16位,模式15,不分频
上传时间： 2013-12-20
上传用户：凌云御清风
该文档为电路设计中电源芯片LDO还是DCDC的区别总结文档，是一份不错的参考资料，感兴趣的可以下载看看，，，，，，，，，，，，，，，，，
标签： 电路设计
上传时间： 2022-07-26
上传用户：
隔离升压DC-DC变换器在电动汽车、储能系统、可再生能源发电以及超导储能系统等领域有广阔的应用前景。本文以隔离升压全桥变换器(Isolated Boost Full Bridge Converter,简称IBFBC)为研究对象，针对隔离升压型变换器的拓扑结构、起动问题、隔离变压器漏感问题、软开关问题和输入电感磁复位问题等进行了系统深入的研究，解决了这一类拓扑所共有技术问题。 提出了隔离升压DC-DC变换器拓扑族，分析比较了各种拓扑的特点，确定了以IBFBC为研究对象。对IBFBC进行了详细的稳态分析和小信号建模分析，为其分析、设计和搭建实验平台提供了电路理论基础。 理论上分析了IBFBC起动时存在电流冲击的原因。提出了二种数字化软起动方案，该方案对主电路进行了改造，利用DSP能灵活产生PWM波的特点采用了新的控制策略，成功实现了该系统的软起动。 理论上分析了IBFBC隔离变压器漏感引起功率开关管关断电压尖峰的原因，采用了有源箝位的方法，有效的解决电压尖峰问题。提出了带有源箝位IBFBC的九种PWM控制策略，提出了一种控制型软PWM方法，在不增加主电路元器件的基础上，通过控制PWM的发生方法，实现了有源箝位功率开关管和桥臂功率开关管的零电压开通。 从理论上分析了IBFBC输入电感磁复位问题。在正常停机时提出了一种数字化软停止的方法，控制变换器由Boost工作状态逐渐过渡到Buck工作状态，让输入电感存储的能量逐渐释放掉，最后停止工作。对于故障保护停机，采用了绕组磁复位的方法，把输入电感设计成反激式变换器形式，突然停机时，电感中存储的能量通过反激式绕组释放到输出端，这样保护了变换器不会损坏。 给出了主电路关键器件参数的设计方法，设计了以DSP-TMS320F2407为核心的数字控制单元，编写了DSP控制程序和CPLD逻辑处理程序。研制了一台输出功率5KW，输入电压直流24V，输出电压直流300V的IBFBC,通过全面的性能实验验证了理论分析和仿真结果。 本文立足于IBFBC的关键技术要求，并充分考虑工程应用中的实际因素，进行了理论分析和实验研究，为实际系统方案设计提供理论依据，并已经在实际应用中得到验证。
上传时间： 2013-04-24
上传用户：lifevast
电路如果存在不稳定性因素，就有可能出现振荡。本文对比分析了传统LDO和无片电容LDO的零极点，运用电流缓冲器频率补偿设计了一款无片外电容LDO，电流缓冲器频率补偿不仅可减小片上补偿电容而且可以增加带宽。对理论分析结果在Cadence平台基上于CSMC0.5um工艺对电路进行了仿真验证。本文无片外电容LDO的片上补偿电容仅为3 pF，减小了制造成本。它的电源电压为3.5~6 V，输出电压为3.5 V。当在输入电源电压6 V时输出电流从100 μA到100 mA变化时，最小相位裕度为830，最小带宽为4.58 MHz
上传时间： 2014-12-24
上传用户：wangjin2945
利用RC高通电路的思想，针对LDO提出了一种新的瞬态增强电路结构。该电路设计有效地加快了LDO的瞬态响应速度，而且瞬态增强电路工作的过程中，系统的功耗并没有增加。此LDO芯片设计采用SMIC公司的0.18 μm CMOS混合信号工艺。仿真结果表明：整个LDO是静态电流为3.2 μA；相位裕度保持在90.19°以上；在电源电压为1.8 V，输出电压为1.3 V的情况下，当负载电流在10 ns内由100 mA降到50 mA时，其建立时间由原来的和28 μs减少到8 μs；而在负载电流为100 mA的条件下，电源电压在10 ns内，由1.8 V跳变到2.3 V时，输出电压的建立时间由47 μs降低为15 μs。
上传时间： 2013-12-20
上传用户：niumeng16
随着通信信道的复杂度和可靠性不断增加，人们对于电信系统的要求和期望也不断提高。这些通信系统高度依赖于高性能、高时钟频率和数据转换器器 件，而这些器件的性能又非常依赖于系统电源轨的质量。当使用一个高噪声电源供电时，时钟或者转换器 IC 无法达到最高性能。仅仅只是少量的电源噪声，便会对性能产生极大的负面影响。本文将对一种基本 LDO 拓扑进行仔细研究，找出其主要噪声源，并给出最小化其输出噪声的一些方法。 表明电源品质的一个关键参数是其噪声输出，它常见的参考值为 RMS 噪声测量或者频谱噪声密度。为了获得最低 RMS 噪声或者最佳频谱噪声特性，线性电压稳压器（例如：低压降电压稳压器，LDO），始终比开关式稳压器有优势。这让其成为噪声敏感型应用的选择。 基本 LDO 拓扑 一个简单的线性电压稳压器包含一个基本控制环路，其负反馈与内部参考比较，以提供恒定电压—与输入电压、温度或者负载电流的变化或者扰动无关。 图 1 显示了一个 LDO 稳压器的基本结构图。红色箭头表示负反馈信号通路。输出电压 VOUT 通过反馈电阻 R1 和 R2 分压，以提供反馈电压 VFB。VFB 与误差放大器负输入端的参考电压 VREF 比较，提供栅极驱动电压 VGATE。最后，误差信号驱动输出晶体管 NFET，以对 VOUT 进行调节。 图 1 LDO 负反馈环路 简单噪声分析以图 2 作为开始。蓝色箭头表示由常见放大器差异代表的环路子集（电压跟随器或者功率缓冲器）。这种电压跟随器电路迫使 VOUT 跟随 VREF。VFB 为误差信号，其参考 VREF。在稳定状态下，VOUT 大于 VREF，其如方程式 1 所描述：
上传时间： 2013-11-11
上传用户：jiwy
