ALtera FPGA CYCLONE系列的功耗计算工具，相信大家会用的着．
上传时间： 2014-01-09
上传用户：lht618
2006altera大赛－基于软核Nios的宽谱正弦信号发生器设计：摘要：本设计运用了基于 Nios II 嵌入式处理器的 SOPC 技术。系统以 ALTERA公司的 CYCLONE 系列 FPGA 为数字平台，将微处理器、总线、数字频率合成器、存储器和 I/O 接口等硬件设备集中在一片 FPGA 上，利用直接数字频率合成技术、数字调制技术实现所要求波形的产生，用 FPGA 中的 ROM 储存 DDS 所需的波形表，充分利用片上资源，提高了系统的精确度、稳定性和抗干扰性能。使用新的数字信号处理（DSP）技术，通过在 Nios 中软件编程解决 不同的调制方式的实现和选择。系统频率实现 1Hz～20MHz 可调，步进达到了1Hz；完成了调幅、调频、二进制 PSK、二进制 ASK、二进制 FSK 调制和扫频输出的功能。
标签： Nios CYCLONE altera ALTERA
上传时间： 2015-09-02
上传用户：coeus
CYCLONE II EP2C5实验开发板原理图PDF文件
上传时间： 2015-09-20
上传用户：thinode
CYCLONE EP1C12开发板原理图PDF文件
上传时间： 2013-12-14
上传用户：z1191176801
基于Altera公司系列FPGA(CYCLONE EP1C3T144C8)、Verilog HDL、MAX7219数码管显示芯片、4X4矩阵键盘、TDA2822功放芯片及扬声器等实现了《电子线路设计• 测试• 实验》课程中多功能数字钟实验所要求的所有功能和其它一些扩展功能。包括：基本功能——以数字形式显示时、分、秒的时间，小时计数器为同步24进制，可手动校时、校分；扩展功能——仿广播电台正点报时，任意时刻闹钟（选做），自动报整点时数（选做）；其它扩展功能——显示年月日（能处理大月小月，可手动任意设置年月日），秒表（包括开始、暂停和清零）。
标签： CYCLONE Verilog Altera 144C
上传时间： 2015-09-27
上传用户：1051290259
FPGA flash 编程序,使用CYCLONE和FLASH
上传时间： 2015-12-17
上传用户：lwwhust
重要代码,FPGA CYCLONE FLASH DRIVER
上传时间： 2013-12-26
上传用户：comua
基于ALTERA 公司CYCLONE系列FPGA的程序，verilog 实现加法器
上传时间： 2013-12-15
上传用户：yoleeson
采用CPLD来培植ALTERA公司的CYCLONE系列FPGA，（AS，PS，FAS）可选
上传时间： 2016-02-05
上传用户：zhouli
Altera CYCLONE III 器件数据手册
上传时间： 2016-02-07
上传用户：pkkkkp
