专辑类-网络及电脑相关专辑-114册-4.31G 微星865PE-Neo2-V主板使用手册-SC6788v2.0.pdf
上传时间： 2013-04-24
上传用户：dreamboy36
用一片CPLD实现数字锁相环,用VHDL或V语言
上传时间： 2013-05-27
上传用户：hewenzhi
Dev-C++是一个Windows下的C和C++程序的集成开发环境。它使用MingW32/GCC编译器，遵循C/C++标准。开发环境包括多页面窗口、工程编辑器以及调试器等，在工程编辑器中集合了编辑器、编译器、连接程序和执行程序，提供高亮度语法显示的，以减少编辑错误
标签： Dev
上传时间： 2013-07-31
上传用户：3233
TMS320C32 CPU DEV Board
上传时间： 2013-09-09
上传用户：781354052
当今电子系统如高端处理器及记忆体，对电源的需求是趋向更低电压、更高电流的应用。同时、对负载的反应速度也要提高。因此功率系统工程师要面对的挑战，是要设计出符合系统要求的细小、价廉但高效率的电源系统。而这些要求都不是传统功率架构能够完全满足的。Vicor提出的分比功率架构(Factorized Power Architecture FPA)以及一系列的整合功率元件，可提供革命性的功率转换方案，应付以上提及的各项挑战。这些功率元件称为V•I晶片。
上传时间： 2013-11-15
上传用户：yan2267246
The MAX3243E device consists of three line drivers, five line receivers, and a dual charge-pump circuit with±15-kV ESD (HBM and IEC61000-4-2, Air-Gap Discharge) and ±8-kV ESD (IEC61000-4-2, Contact Discharge)protection on serial-port connection pins. The device meets the requirements of TIA/EIA-232-F and provides theelectrical interface between an asynchronous communication controller and the serial-port connector. Thiscombination of drivers and receivers matches that needed for the typical serial port used in an IBM PC/AT, orcompatible. The charge pump and four small external capacitors allow operation from a single 3-V to 5.5-Vsupply. In addition, the device includes an always-active noninverting output (ROUT2B), which allowsapplications using the ring indicator to transmit data while the device is powered down. The device operates atdata signaling rates up to 250 kbit/s and a maximum of 30-V/ms driver output slew rate.
标签： MULTICHANNEL 5.5 TO RS
上传时间： 2013-10-19
上传用户：ddddddd
SPMC75F2413A在三相交流感应电机的开环V/F控制的应用:系统输入电源电压为AC110V/AC220V，经全波整流后供系统使用。系统使用Sunplus公司的SPMC75F2413A产生AC三相异步电机的VVVF控制所需的SPWM信号,并完成系统控制。使用三菱公司的智能功率模块PS21865实现电机的功率驱动。在AC220V输入时，系统最大能驱动1.5KW的负载。系统的变频区间为2Hz~200Hz。
上传时间： 2013-11-06
上传用户：924484786
本文主要介绍Cyclone V FPGA的一个很明显的特性，也可以说是一个很大的优势，即：采用低功耗28nm FPGA减少总系统成本
上传时间： 2013-10-26
上传用户：huxiao341000
Arria V系列 FPGA芯片基本描述 （1）28nm FPGA，在成本、功耗和性能上达到均衡； （2）包括低功耗6G和10G串行收发器； （3）总功耗比6G Arria II FPGA低40%； （4）丰富的硬核IP模块，提高了集成度 （5）目前市场上支持10.3125Gbps收发器技术、功耗最低的中端FPGA。
上传时间： 2013-10-26
上传用户：wsq921779565
本文是基于Arria V和Cyclone V精度可调DSP模块的高性能DSP应用与实现（英文资料）
上传时间： 2014-12-28
上传用户：CHINA526
