虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

Allegro设计流程(心得体会)

  • 基于FPGA的SOC和IPCore验证平台

    随着半导体技术与数字集成电路(微处理器、存贮器以及标准逻辑门电路等)技术的迅速发展,特别是随着计算机技术的发展,在工业生产和科学技术研究的各行各业中,人们利用PC机的强大处理功能代替传统仪器的某些部件,开发出各种测量仪器(虚拟仪器),传统仪器的数字逻辑部分多是采用分立集成电路(IC)组成,分立IC愈多,给系统的电路设计、调试及维护带来诸多不便。而随着EDA技术的飞速发展,大规模可编程逻辑芯片CPLD / FPGA应运而生。这类芯片可以替代几十甚至上百块通用IC芯片,而且,因其可用硬件描述语言进行芯片设计、支持在线编程和在系统编程等优点而备受青睐。本课题主要是用FPGA实现一个验证平台。用于SOC及IPCore的验证。用FPGA系统验证板实现在实际硬件环境中的验证可以弥补ASIC 设计流程中仿真的不足, 通过该验证也可以加快ASIC设计且降低由于逻辑问题所造成ASIC 开发中的成本损耗。本文首先介绍了EDA技术的发展,然后介绍了FPGA,SOC,和IPCore的一些基本概念,分析了FPGA在现代集成电路设计领域的一些应用。最后,具体设计了一块用设计验证的开发板,并讨论了其设计结构,流程及验证方法。

    标签: IPCore FPGA SOC

    上传时间: 2013-05-16

    上传用户:bakdesec

  • 基于FPGA的数字滤波器实现技术研究

    随着数字信号处理技术应用的不断深入,数字信号处理系统的实现面临着很多挑战,其中面临的四个主要问题是:速度、设计规模、功耗和开发周期。因此许多数字信号处理的实现方法被提出,其中基于FPGA的实现技术就是其中的重要技术之一。 本文以数字信号处理系统的实现为应用背景,着重研究了基于FPGA的数字滤波器实现技术。本文分为两个主要部分: 第一部分以Xilinx公司的FPGA为例,总结了FPGA设计的基本方法及设计流程,并在此基础上介绍了一种用于产品快速开发的设计方式—基于SystemGenerator的设计方式,这种设计方式向数字信号处理系统的设计者提供了自上而下的FPGA解决方案。 第二部分系统地研究了基于FPGA的数字滤波器实现技术。该部分首先研究了三种适合于FPGA的FIR滤波器实现方法,直接结构、转置结构及分布式算法。其次,讨论了针对直接结构FIR滤波器的乘法器优化技术,CSD编码和系数分解,以及针对转置结构FIR滤波器的乘法器优化技术,简化加法器图,并结合实例给出了它们的优化效果。再次,介绍了直接结构FIR滤波器中常用多操作数加法实现方法,二叉树和Wallace树,并在Wallace树的基础上提出了一种适合于FPGA的1比特多操作数加法结构,这种实现结构在实现采样字长与系数字长均为l比特的FIR滤波器时,使FPGA的资源利用率得到明显提高。最后还给出了三种FIR滤波器实现方法在FPGA中应用的优缺点及其适用性,并给出了一个带通滤波器的设计实例。 论文的研究成果已应用于“北斗一号”导航定位接收机中。

    标签: FPGA 数字滤波器 实现技术

    上传时间: 2013-08-01

    上传用户:Andy123456

  • FPGA自动布局布线算法

    微电子技术的发展,特别是可编程逻辑器件的产生加速了电子设计技术的发展,现代电子设计技术的核心日趋转向基于计算机的电子设计自动化技术,即EDA技术。EDA技术采用的自顶向下设计流程代替了原有的自下而上设计流程,缩短了集成电路的开发周期,节省了开发费用,促进了集成电路的发展。布局布线是计算机设计自动化的一个重要环节,也是计算机辅助设计的一个重要课题,其性能的好坏直接影响到电子设计自动化技术的可靠性。 本文首先介绍了布局布线前的背景知识,然后对学术上成熟的VPR布局布线工具所采用的算法进行了阐述,分别介绍用于布局的模拟退火算法和布线的A*迭代式迷宫搜索算法,最后重点研究了自动布线算法,并作出了以下改进;根据FPGA布线算法的需要对双向启发式搜索算法进行了相应的理论分析及改进;基于VPR实现了网线递增排序方法,并与网线递减排序进行了比较;在原有的时序驱动布线启发式函数中引入了面积约束条件以节约FPGA布线的面积。 通过对测试数据的分析比较,发现:引入双向启发式搜索算法能大大增加布线拆线的速度;递增有序比递减有序布线减少了运行时间;时序驱动布线算法中引入面积约束后,大大减少了布线面积。

    标签: FPGA 自动布局 布线算法

    上传时间: 2013-07-17

    上传用户:yxgi5

  • GPS接收机天线阵列抗干扰算法研究及其FPGA实现

    GPS技术在导航、定位及精确打击等方面产生了重要影响,已经广泛地应用在各种武器平台上。但是,在干扰环境下也显现出许多问题。由于其到达地球表面的信号极其微弱(-160dBW),在现在复杂的电磁环境中容易受到干扰,尤其是C/A码信号更易受到干扰,并且随着导航战的发展对GPS的抗干扰已成为争取导航资源的有效措施。因此,研究干扰环境下的GPS接收机设计具有重要意义。 本文首先简要介绍了GPS信号的结构及构成,通过对GPS信号特征以及接收机抗干扰能力的分析,结合干扰对接收机的作用方式及效果,确定GPS最易受的干扰类型为阻塞式干扰,然后针对这种干扰类型提出了一种有效的抗干扰技术-----自适应调零天线技术。接下来,着重研究了GPS接收机在此抗干扰技术前提下的若干抗干扰方法,并对其进行了详细的分析和讨论。 研究过程中,通过对最佳化准则和空域自适应滤波的理解,首先对不同天线阵列结构进行了性能仿真和比较分析,然后在对称圆形天线阵列的基础上对空域自适应算法进行了仿真分析,针对其自由度有限的问题接着对空时滤波方法做了详细讨论,在7元对称圆形阵列的基础上仿真说明了二者各自的优缺点。考虑到实际的干扰环境和本课题研究的初期阶段,因此选用了适合本课题干扰环境的空域滤波方法,并对其自适应算法进行了适当的改进,使得其抗干扰性能获得了一定程度的改善。 最后,详细说明了该接收机抗干扰模块的FPGA实现原理。详细给出了顶层及各子模块的设计流程与RTL视图,实验结果验证了该算法的有效性。

    标签: FPGA GPS 接收机 天线阵列

    上传时间: 2013-06-03

    上传用户:xfbs821

  • 常模算法的FPGA实现

    常模信号是一类非常重要的信号,而专门应用于常模信号的常模算法[1]具有复杂度较低、实现起来比较简单、对阵列模型的偏差不敏感等显著的优点。因此,常模算法引起了众多学者的广泛关注。近年来,常模算法在多用户检测领域[2]的研究越来越受到诸多学者的关注。不仅如此,常模算法在其他领域也是备受瞩目,如常模算法在盲均衡以及波束形成等领域的应用也是目前研究的热点。除此之外,常模算法已经不仅仅局限在应用于常模信号,也可应用于多模信号[3]等。 本文对常模算法在多用户检测领域的应用以及FPGA[4]实现作了较多的研究工作,共分六章进行阐述。第一章为绪论,介绍了论文相关背景和本文的结构;第二章首先对常模算法作了理论分析,并改进了传统的2-2型常模算法,我们称之为M2-2CMA,它在误码率性能上有一些改善;之后在MATLAB平台上搭建了仿真平台,分析了常模算法在多用户检测中的应用;第三章研究了相关文献,简单介绍了FPGA概念及其设计流程和设计方法,并对VerilogHDL以及Quartus软件做了简要介绍;第四章则详细介绍了常模算法的FPGA实现,用一种基于统计数据的方法确定了数据位长及精度,提出了其实现的系统框图,并详细阐述了各主要模块的设计与实现,同时给出了最后的报告文件以及最高数据处理速度;第五章则在MATLAB平台和QuartuslI的基础上搭建了一个仿真平台,借助于平台分析了2-2型常模算法移植到FPGA平台后的性能,对不同的精度对系统性能的影响做了讨论,也统计了不同信噪比、多址干扰下的误码率性能。最后一章是对全文的总结和对未来的展望。

    标签: FPGA 算法

    上传时间: 2013-06-23

    上传用户:hzy5825468

  • 高速FIR数字滤波器在FPGA上的实现

    常用的实时数字信号处理的器件有可编程的数字信号处理(DSP)芯片(如AD系列、TI系列)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)等。在工程实践中,往往要求对信号处理要有高速性、实时性和灵活性,而已有的一些软件和硬件实现方式则难以同时达到这几方面的要求。随着可编程逻辑器件和EDA技术的发展,使用FPGA来实现数字信号处理,既具有实时性,又兼顾了一定的灵活性。FPGA具有的灵活的可编程逻辑可以方便的实现高速数字信号处理,突破了并行处理、流水级数的限制,有效地利用了片上资源,加上反复的可编程能力,越来越受到国内外从事数字信号处理的研究者所青睐。 FIR数字滤波器以其良好的线性特性被广泛使用,属于数字信号处理的基本模块之一。本论文对基于FPGA的FIR数字滤波器实现进行了研究,所做的主要工作如下: 1.介绍了FIR数字滤波器的基本理论和FPGA的基本概况,以及FPGA设计流程、设计指导原则和常用的设计指导思想与技巧。 2.以FIR数字滤波器的基本理论为依据,使用分布式算法为滤波器的硬件实现算法,并对其进行了详细的讨论。针对分布式算法中查找表规模过大的缺点,采用优化分布式算法的多块查找表方式使得硬件规模极大的减小。 3.设计出一个192阶的FIR滤波器实例。其系统要求为:定点16位输入、定点12位系数、定点16位输出,采样率为75MHz。设计用Quartus II软件进行仿真,并将其仿真结果与Matlab仿真结果进行对比分析。 仿真结果表明,本论文设计的滤波器硬件规模较小,采样率达到了75MHz。同时只要将查找表进行相应的改动,就能分别实现低通、高通、带通FIR滤波器,体现了设计的灵活性。

    标签: FPGA FIR 数字滤波器

    上传时间: 2013-06-06

    上传用户:June

  • 单相有源滤波器控制系统的研究

    现代家庭中单相供电的用电设备如电脑、电视机、冰箱等都具有非线性特性,都会产生谐波污染电网。本文针对这一现象研究了单相并联电压型有源电力滤波器(APF),设计了一个APF控制系统来产生与谐波电流大小相等方向相反的补偿电流,并使补偿电流实时地跟踪谐波电流,从而消除谐波电流达到净化电网。 本文对提出的APF控制系统从模拟和数字两个方面进行了深入的研究。 首先,设计了APF的主电路结构,确定了系统中电感电容等元件参数,并根据仿真结果系统地分析了参数变化对系统补偿效果的影响,然后根据补偿效果选择最佳的参数值。 其次,针对控制系统要求,选用适合系统的电流电压PI双环控制系统,通过参数优化后得到了控制器的最优参数,使控制效果达到最优。并从理论上详细分析了无差拍控制算法。 最后,利用滞环比较原理制作了10KHz的三角波发生器,用于PWM调制电路。在对硬件描述语言以及FPGA设计流程深入理解的基础上,利用Verilog语言实现了双环PI控制器和PWM发生电路的数字化,使得有源电力滤波器补偿精度提高,有更好的可修改性,可使用于很多不同的非线性负载。

    标签: 单相 有源滤波器 控制系统

    上传时间: 2013-07-27

    上传用户:aa17807091

  • 基于FPGA的全数字眼科超声诊断仪

    超声诊断技术具有安全、无痛苦、无损害、方法简便、适应面广、直观、显像清晰、可重复检查、对软组织鉴别能力强、诊断准确性高、灵活以及价廉等优点,已经成为当代医学图像诊断中的首选技术。眼科超声诊断仪是超声诊断中的一种专科设备,它可以用来诊断视网膜脱落、眼内和眼眶肿瘤、玻璃体混浊、出血、眼底病变及眼内异物等疾病。近年来,随着数字信号处理、硬件软件设计能力以及材料学等方面的快速发展,眼科超声诊断仪在多方面都有了长足的进步。这其中数字化眼科超声诊断仪是发展的重点。 本文从超声诊断仪原理及设计入手,着重描述了该系统的软硬件结构,同时对超声信号进行数字化处理的各个子模块进行了介绍,并结合各种数字信号处理方法的特点,对现成可编程门阵列的结构特点、编程原理及设计流程作了简单介绍。在此基础上,着重讨论了FIR滤波器的设计并得以在FPGA实现,应用于信号处理各子模块中。最后通过构建实验模型验证了系统各阶段信号处理的有效性。对正常人体眼球田眼眶进行检测,获得了很好的回波信号。本设计对眼科高频超声回波信号具有良好的实时处理能力,达到了设计要求,具有良好的应用前景。

    标签: FPGA 全数字 超声诊断仪

    上传时间: 2013-06-05

    上传用户:1583060504

  • 基于FPGA的高频感应加热控制系统

    近年来,随着FPGA技术的出现,凭借着它在设计上的优越性,使得它在各电子设计领域上备受关注。在数字控制系统的应用领域也越来越广泛。本课题主要研究了FPGA技术和无线通讯技术在高频感应加热控制系统的应用,目的在于实现一个安全稳定的高频感应加热环境。 本文首先介绍了高频感应加热系统所涉及的一些概念及所要用到的一些技术。然后对系统实现的原理及实现可行性进行了深入的研究分析,确定了主电路的拓扑结构为串联谐振式,功率调节方式为容性移相调功:计算确定了系统中各个元件的参数和符号。最后按照FPGA的设计流程,设计实现了系统所需的各个硬件电路。 本文将无线通讯的技术引入了高频感应加热系统的控制。利用FPGA技术将RF无线通讯电路的控制部分与其他控制电路集成到一块FPGA芯片里,这样大大缩小了系统的体积,提高了系统的稳定性。使得对高频感应加热系统的控制更加智能化,同时也使得其操作安全性得到了很大的提高,从而达到了我们的目的。 研究结果表明,利用FPGA技术以及无线通讯技术的集成来实现智能化数字控制系统是很可行的方法。本文研究的感应加热控制系统运行良好。

    标签: FPGA 高频感应 加热控制

    上传时间: 2013-05-31

    上传用户:ainimao

  • 基于FPGA的扩频信号发生器

    本文以直接频率合成和伪随机码的设计与实现为中心,对扩频通信的基本理论、信号源的总体结构、载波调制、滤波器设计等问题进行了深入的分析和研究,并给出了模块的硬件实现方案。 首先介绍了FPGA技术的发展和应用,包括VHDL语言的基本语法结构和FPGA器件的开发设计流程等等。详细地分析了各类频率合成器的基础上提出采用直接数字式频率合成器(DDS)实现低相位噪声、高分辨率、高精度和高稳定度的信号源。研究了测距伪随机码的原理,确定选用移位序列作为系统的扩频码序列,并选取了符合本系统使用的移位序列扩频码。分别给出并分析了相应的FPGA硬件实现电路。 对于载波调制这一关键技术,提出了采用二进制相移键控相位选择法并相应作了硬件实现。分析与研究了射频宽带滤波器应具有的传输特性,通过分析巴特沃思滤波器、切比雪夫滤波器、椭圆滤波器和贝塞尔滤波器这几种滤波器的频谱特性,设计了发生器射频宽带滤波器。最后给出具体设计实现了的信号发生器的输出波形。

    标签: FPGA 扩频信号 发生器

    上传时间: 2013-04-24

    上传用户:greethzhang