add sub. and or 加法 減法...........
上传时间： 2013-12-24
上传用户：ljt101007
This is a simple demo of Link List. You can Add/Del/Find a structure From/To a Link List
标签： Link List structure simple
上传时间： 2013-12-30
上传用户：xinyuzhiqiwuwu
电子系统设计基本知识（ADD）！好容易成为高手的教材！
上传时间： 2017-08-12
上传用户：561596
S5933接口简介 1.结构简介 2、主要引脚信号 3.、后端逻辑电路设计 4.PCI配置 5.PCI总线操作寄存器组 6.ADD-ON总线操作寄存器组 7.总线3总工作方式 8.重要信号时间参数 9.FPGA状态机设计举例
上传时间： 2013-12-26
上传用户：13160677563
Expense Tracker, which allows you to add a new expense to the database
标签： database Expense Tracker expense
上传时间： 2014-01-09
上传用户：1109003457
Application has mainly eight functions:- AD Button Ad Details Ad Request Create Add Reject Add Staff Add Staff Functionalities Staff View
标签： Application Add functions Details
上传时间： 2017-09-01
上传用户：a6697238
Received Signal Strength Indicator in PIC24 with wireless communication. Ping a char and add RSSI information to the message.
标签： communication Indicator Received Strength
上传时间： 2013-12-25
上传用户：pinksun9
The second edition of this popular book has been completely updated to add the new features of the Java Servlet API Version 2.2, and new chapters on servlet security and advanced communication. In addition to completely covering the 2.2 specification, we have included bonus material on the new 2.3 version of the specification.
标签： completely the features edition
上传时间： 2017-09-07
上传用户：wang5829
cledlabel component let you add 7 segment edit box to your application. I added floatingpointformat function that let you add float data to the screen
标签： floatingpointformat application cledlabel component
上传时间： 2017-09-17
上传用户：许小华
纹理映射在计算机图形计算中属于光栅化阶段，处理的是像素，主要的特点是数据的吞吐量大，对实时系统来说转换的速度是一个关键的因素，人们寻求各种加速算法来提高运算速度。传统的方法是用更快的处理器，并行算法或专用硬件。随着数字技术的发展，尤其是可编程逻辑门阵列(FPGAs)的发展，提供了一种新的加速方法。FPGAs在密度和性能上都有突破性的发展，当前的FPGA芯片已经能够运算各种图形算法，而在速度上与专用的图形卡硬件相同。因此，FPGA芯片非常适合这项工作。 本文主要工作包括以下几个方面： 1、本文提出了一种MIPmapping纹理映射优化方法，改进了MIPmapping映射细化层次算法及纹理图像的存储方式，减少纹理寻址的计算量，提高纹理存储的相关性。详细内容请阅读第三章。 2、提出了一种MIPmapping纹理映射优化方法的硬件实现方案，该方案针对移动设备对功耗和面积的要求，以及分辨率不高的特点，在参数空间到纹理地址的计算中用定点数来实现。详细内容请阅读第四章。 3、实现了纹理映射流水线单元纹理地址产生电路，及纹理滤波电路的FPGA设计，并给出设计的综合和仿真结果。详细内容请阅读第五章4、实现了符合IEEE 754单精度标准的乘法、乘累加及除法运算器电路。乘法器采用改进型Booth编码电路以减少部分积数量，用Wallace对部分积进行压缩；乘累加器采用multiply-add fused算法，对关键路径进行了优化；除法器为基于改进型泰勒级数展开的查找表结构实现，查找表尺寸只有208字节，电路为固定时延，在电路尺寸、延时及复杂度方面进行了较好的平衡。
上传时间： 2013-04-24
上传用户：yxvideo
