Verilog HDL 华为入门教程.pdf 内部资料
上传时间: 2013-12-19
上传用户:坏坏的华仔
Verilog HDL语言设计的交通灯设计
上传时间: 2017-02-02
上传用户:671145514
能算出CRC32 Data width 32 bit 的HDL
上传时间: 2014-01-27
上传用户:lijianyu172
用verilog HDL实现I2C Master Controller 的设计,包括主程序设计和测试程序设计
标签: Controller verilog Master HDL
上传时间: 2014-01-04
上传用户:tonyshao
What is Verilog? ➥ Verilog HDL is a Hardware Description Language (HDL) ➥ Verilog HDL allows describe designs at a high level of abstraction as well as the lower implementation levels ➥ Primary use of HDLs is the simulation of designs ➥ Verilog is a discrete event time simulator What is VeriWell? ➥ VeriWell is a comprehensive implementation of Verilog HDL
标签: Verilog HDL 10149 Description
上传时间: 2017-02-18
上传用户:
Advanced HDL Design Training On Xilinx FPGA
标签: Advanced Training Design Xilinx
上传时间: 2014-01-10
上传用户:hoperingcong
此模块用于"PS/2接口的鼠标或键盘"与"具有外部读写的8位并口单片机"双向通信模块. Verilog HDL语言编写,在Quartus II 8.1 (32-Bit)软件中编译,并下载至EPM7128SLC84-10芯片中通过. 文件中有详细的注解. 此模块具有对于PS/2时钟和数据线的滤波功能,这样减少外部干扰,保证通信的可靠性!
上传时间: 2017-02-20
上传用户:集美慧
Active Server Pages 网页制作教程看之前请传到ASP空间。或者本地用iis。或安装pws内有说明
上传时间: 2017-02-27
上传用户:woshiayin
第1章 Active Server Page的创建 第2章 ASP和HTTP协议 第3章 HTML表单的处理 第4章 创建Active Server Page应用程序 第5章 会话的操作 第6章 与客户机的交互:ASP和Internet Explorer 第7章 从服务器生成动态内容
上传时间: 2013-12-06
上传用户:皇族传媒
用Verilog HDL 实现时钟(时和分)
上传时间: 2013-12-26
上传用户:Amygdala