ACtive-HDL

FPGA与PC串口通信的Verilog HDL 程序

FPGA与PC串口通信的Verilog HDL 程序

标签： Verilog FPGA HDL PC串口

上传时间： 2016-11-16

上传用户：whenfly
有实验结果,用MOSIN6编写的,是Verilog HDL语言实现的. 练习三利用条件语句实现计数分频时序电路实验目的： 1. 掌握条件语句在简单时序模块设计中的使用； 2. 学习在Ver

有实验结果,用MOSIN6编写的,是Verilog HDL语言实现的. 练习三利用条件语句实现计数分频时序电路实验目的： 1. 掌握条件语句在简单时序模块设计中的使用； 2. 学习在Verilog模块中应用计数器； 3. 学习测试模块的编写、综合和不同层次的仿真。练习四阻塞赋值与非阻塞赋值的区别实验目的： 1．通过实验，掌握阻塞赋值与非阻塞赋值的概念和区别； 2．了解阻塞赋值与非阻塞赋值的不同使用场合； 3．学习测试模块的编写、综合和不同层次的仿真。

标签： Verilog MOSIN6 HDL Ver

上传时间： 2016-11-19

上传用户：mhp0114
用Verilog HDL编写的VGA显示驱动程序

用Verilog HDL编写的VGA显示驱动程序

标签： Verilog HDL VGA 编写

上传时间： 2013-12-09

上传用户：banyou
精通verilog HDL语言编程源码之1--常用加法器设计

精通verilog HDL语言编程源码之1--常用加法器设计

标签： verilog HDL 语言编程源码

上传时间： 2014-12-03

上传用户：hopy
精通verilog HDL语言编程源码之2--常用乘法器设计

精通verilog HDL语言编程源码之2--常用乘法器设计

标签： verilog HDL 语言编程源码

上传时间： 2014-11-28

上传用户：赵云兴
精通verilog HDL语言编程源码之3--伽罗华域乘法器设计

精通verilog HDL语言编程源码之3--伽罗华域乘法器设计

标签： verilog HDL 语言编程源码

上传时间： 2013-12-18

上传用户：youke111
精通verilog HDL语言编程源码之4--常用除法器设计

精通verilog HDL语言编程源码之4--常用除法器设计

标签： verilog HDL 语言编程源码

上传时间： 2013-12-24

上传用户：hanli8870
精通verilog HDL语言编程源码之5--CIC积分梳状滤波器设计

精通verilog HDL语言编程源码之5--CIC积分梳状滤波器设计

标签： verilog HDL CIC 语言编程

上传时间： 2016-11-22

上传用户：520
精通verilog HDL语言编程源码之6--CORDIC数字计算机的设计

精通verilog HDL语言编程源码之6--CORDIC数字计算机的设计

标签： verilog CORDIC HDL 语言编程

上传时间： 2016-11-22

上传用户：稀世之宝039
精通verilog HDL语言编程源码之7——伪随机序列应用设计

精通verilog HDL语言编程源码之7——伪随机序列应用设计

标签： verilog HDL 语言编程源码

上传时间： 2016-11-22

上传用户：sz_hjbf