ACtive-HDL

这个文件中是UltraEdit的一些格式化文件说明由于原来的 UltraEdit 不支持 HDL 语言的格式化显示

这个文件中是UltraEdit的一些格式化文件说明由于原来的 UltraEdit 不支持 HDL 语言的格式化显示，把文件解压得到的 wordfile.txt替换其安装目录下的 wordfile.txt 文件即可

标签： UltraEdit HDL 格式化语言

上传时间： 2014-08-28

上传用户：lijinchuan
需要控件：Active Report 2.0(专业报表控件破解版)2.0下的ardespro2.dll和arpro2.dll ARVIEW2.OCX等文件。即可打开源代码。

需要控件：Active Report 2.0(专业报表控件破解版)\2.0\下的ardespro2.dll和arpro2.dll ARVIEW2.OCX等文件。即可打开源代码。

标签： 2.0 dll ardespro Active

上传时间： 2016-09-21

上传用户：zl5712176
适合高速Viterbi译码器的hdl的设计与实现

适合高速Viterbi译码器的hdl的设计与实现

标签： Viterbi hdl 译码器

上传时间： 2014-01-19

上传用户：aeiouetla
用FPGA verilog hdl实现千兆以太网MAC。

用FPGA verilog hdl实现千兆以太网MAC。

标签： verilog FPGA hdl MAC

上传时间： 2014-01-12

上传用户：yuanyuan123
电除尘行业中监控界面采用ACTIVE　控件的形式

电除尘行业中监控界面采用ACTIVE　控件的形式，直接和下方被监控的控制单元通信，完成数据显示，报警和打印，

标签： ACTIVE 电除尘控件监控

上传时间： 2014-01-22

上传用户：zyt
用VERILOG HDL实现的任意频率分频器源代码

用VERILOG HDL实现的任意频率分频器源代码，是一个通用的程序

标签： VERILOG HDL 频率分频器

上传时间： 2014-01-07

上传用户：alan-ee
0到255任意整数半整数分频Verilog HDL.rar

0到255任意整数半整数分频Verilog HDL.rar

标签： Verilog 255 HDL

上传时间： 2014-12-20

上传用户：ztj182002
verlog hdl无刷电机控制程序,已在modelsim仿真

verlog hdl无刷电机控制程序,已在modelsim仿真

标签： modelsim verlog hdl 无刷电机

上传时间： 2013-12-28

上传用户：zm7516678
利用Verilog HDL对AD7705进行控制ADC采样

利用Verilog HDL对AD7705进行控制ADC采样，实验室师兄的

标签： Verilog 7705 HDL ADC

上传时间： 2014-01-27

上传用户：Andy123456
用HDL语言编写

用HDL语言编写，实现自动售货机基本功能，含设计报告和.V文件。

标签： HDL 语言编写

上传时间： 2016-10-10

上传用户：a3318966