虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

5MHz

  • 电机测速程序,用nec芯片,5MHz晶振,调试通过

    电机测速程序,用nec芯片,5MHz晶振,调试通过

    标签: nec mhz 电机测速 晶振

    上传时间: 2013-12-12

    上传用户:ainimao

  • CC1100做呼叫器的程序(C语言)用8051与CC1100接口,语音压缩,频率在916.5MHz

    CC1100做呼叫器的程序(C语言)用8051与CC1100接口,语音压缩,频率在916.5MHz

    标签: 1100 916.5 CC 8051

    上传时间: 2016-01-31

    上传用户:woshiayin

  • 用于制作13.5MHz的RFID卡的EEPROM存储器

    用于制作13.5MHz的RFID卡的EEPROM存储器,存储容量2Kb

    标签: EEPROM 13.5 RFID MHz

    上传时间: 2013-12-10

    上传用户:csgcd001

  • 10K到5MHz的频率测量

    10K到5MHz的频率测量,误差在0.05 之内。用ATmega16实现

    标签: 5MHz 10K 频率测量

    上传时间: 2013-12-29

    上传用户:dave520l

  • MP15822A 28V 1.5MHz Step-Down Converter

    The MP1582 is a high frequency step-down switching regulator with integrated internalhigh-sid

    标签: Converter Step-Down 15822A 15822

    上传时间: 2013-06-13

    上传用户:skfreeman

  • 基于DSP/FPGA的多波形数字脉冲压缩系统硬件的研究与实现

    现代雷达系统广泛采用脉冲压缩技术,用以解决作用距离与分辨能力之间的矛盾。脉冲压缩是指雷达通过发射宽脉冲,保证足够的最大作用距离,而接收时,采用相应的脉冲压缩法获得窄脉冲以提高距离分辨率的过程。同时,数字信号处理技术的迅猛发展和广泛应用,为雷达脉冲压缩处理的数字化实现提供了可能。 本文主要研究雷达多波形频域数字脉冲压缩系统的硬件系统实现。在匹配滤波理论的指导下,成功研制了基于FPGAEP1K100QC208-1和4片高性能ADSP21160M的多波形频域数字脉冲压缩系统。该系统可处理时宽在42μs以内、带宽在5MHz以下的线性调频信号(LFM),非线性调频信号(NLFM)和Taylor四相码信号,且技术指标完全满足实用系统的设计要求。 本文完成的主要工作和创新之处有:(1)基于双通道模数转换器AD10242设计高精度数据采集电路,为整个脉压系统的工作提供必要的条件。完成了前端模拟信号输入电路的优化和差分输入时钟的产生,以实现高精度采样。 (2)根据协议和脉压系统的工作要求,以基于FPGAEP1K100QC208完成系统控制,使整个脉压系统正确稳定地工作。同时以该FPGA生成双口RAM,实现数据暂存,以匹配采样速率和脉压系统频率。 (3)设计基于4片高性能ADSP21160M的紧耦合并行处理系统,以完成多波形频域数字脉冲压缩的全部运算工作。4片DSP共享外部总线,且各DSP以链路口互连,进行数据通信。各DSP还使用一个链路口连接到接口板DSP,将脉压结果送出。 (4)以一片ADSP21160M和一片EP1K100QC208为核心,设计输出板电路,完成数据对齐、求模和数据向下一级的输出,并产生模拟输出。 (5)调试并改进处理板和输出板。

    标签: FPGA DSP 多波形 压缩系统

    上传时间: 2013-06-11

    上传用户:qq277541717

  • 基于ARM与FPGA的高速数据采集技术研究

    本文研究基于ARM与FPGA的高速数据采集系统技术。论文完成了ARM+FPGA结构的共享存储器结构设计,实现了ARMLinux系统的软件设计,包括触摸屏控制、LCD显示、正弦插值算法设计以及各种显示算法设计等。同时进行了信号的高速采集和处理的实际测试,对实验测试数据进行了分析。 论文分别从软件和硬件两方面入手,阐述了基于ARM处理器和FPGA芯片的高速数据采集的硬件系统设计方法,以及基于ARMLinux操作系统的设备驱动程序设计和应用程序设计。 硬件方面,在FPGA平台上,我们首先利用乒乓操作的方式将一路高速数据信号转换成频率为原来频率1/4的4路低速数据信号,再将这四路数据分别存储到4个FIFO中,然后再对这4个FIFO中的数据拼接并存储在FPGA片上的双端口双时钟RAM中,最后将FPGA的双端口双时钟RAM挂载到ARM系统的总线上,实现了ARM和FPGA共享存储器的系统结构,使ARM处理器可以直接读取这个双端口双时钟的RAM中的数据,从而大大提高了数据采集与处理的效率。在采样频率控制电路设计方面,我们通过使FIFO的数据存储时钟降低为标准状态下的1/n实现数据采集频率降为标准状态的1/n,从而实现了由FPGA控制的可变频率的数据采集系统。 软件方面,为了更有效地管理和拓展系统功能,我们移植了ARMLinux操作系统,并在S3C2410平台上设计实现了基于Linux操作系统的触摸屏驱动程序设计、LCD驱动程序移植、自定义的FPGA模块驱动程序设计、LCD显示程序设计、多线程的应用程序设计。应用程序能够控制FPGA数据采集系统工作。 在前端采样频率为125MHz情况下,系统可以正常工作。能够实现对频率在5MHz以下的信号波形的直接显示;对5MHz至40MHz的信号,使用正弦插值算法进行处理,显示效果良好。同时这种硬件结构可扩展性强,可以在此基础上实现8路甚至16路缓冲的系统结构,可以使系统支持更高的采样频率。

    标签: FPGA ARM 高速数据 采集

    上传时间: 2013-07-04

    上传用户:林鱼2016

  • Verilog实现的DDS正弦信号发生器和测频测相模块

    Verilog实现的DDS正弦信号发生器和测频测相模块,DDS模块可产生两路频率和相位差均可预置调整的值正弦波,频率范围为20Hz-5MHz,相位范围为0°-359°,测量的数据通过引脚传输给单片机,单片机进行计算和显示。

    标签: Verilog DDS 正弦信号发生器 模块

    上传时间: 2013-08-28

    上传用户:asdfasdfd

  • 采用4mmX4mm QFN封装的通用型TFT LCD偏置电源和白光LED驱动器

    LTC3524 的 2.5V 至 6V 輸入電源範圍非常適合於那些從鋰離子電池或者多節堿性或鎳電池供電的便攜式設備。LCD 和 LED 驅動器的工作頻率均為 1.5MHz,因而允許使用纖巧、低成本的電感器和電容器。

    标签: 4mmX4mm QFN LCD LED

    上传时间: 2013-11-22

    上传用户:zzbbqq99n

  • 多路电源XRP7714参数设置及外围器件的选择

    XRP7714是一款四输出脉宽调制(PWM)分级降压(step down)DC-DC控制器,并具有内置LDO提供待机电源。该器件在单个IC上为电池供电的产品提供了整套的电源管理方案,并且通过内含的I2C串行接口进行整体的编程配置。XRP7714器件的每一路输出电压的编程范围是0.9V~5.1V,此范围内无需外部分压器。可编程DPWM开关频率的范围从300kHz到1.5MHz,使用户能够在效率和元件大小之间取得最优方案。为了让用户能够在设计的多路电源XRP7714系统能够取得最优的方案,下文将详细的介绍影响XRP7714系统效率的参数设置以及外围器件的选型。

    标签: 7714 XRP 多路电源 参数

    上传时间: 2013-10-31

    上传用户:chendawei