虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

5代天线座图纸

  • 51单片机游戏程序包括图纸

    51单片机游戏程序包括图纸

    标签: 51单片机 游戏程序 图纸

    上传时间: 2013-10-20

    上传用户:europa_lin

  • 多媒体5.1功放制作全套方案

    这是我自已刚学单片机不久做的多媒体5.1功放全套方案,这个程序还卖了8千元钱呢,今天这个程序也没有什么价值了,把它奉献给大家( 是用AT89C2051主控音量控制PT2258,数码管显示, 红外线遥控,2.1/5.1音源选择)包括全套原理图,源程序,HEX文件

    标签: 5.1 多媒体 功放制作 方案

    上传时间: 2013-10-20

    上传用户:sqq

  • 基于51单片机控制的高精度微波辐射计天线伺服系统

    本文介绍了一种基于51单片机控制的高精度微波辐射计天线伺服系统,详细分析了其测角原理、定位精度、步进电机控制原理和RS485接口的原理。实验结果表明,该系统运行平稳,响应迅速,定位精度高。

    标签: 51单片机 控制 微波辐射 天线伺服系统

    上传时间: 2014-12-27

    上传用户:frank1234

  • 常用三星单片机烧写电压设置参考表

    常用三星单片机烧写电压设置参考表 烧写电压说明:Vdd 电压指烧写时加载到芯片Vdd 端子的逻辑电压,Vpp 电压指烧写时加载到芯片Vpp(Test)端子的编程电压, Vpp=12V 是编程器的默认烧写电压,无须特别设置. 由于编程器的默认输出Vpp 电压均为12V,因此在烧写Vpp=3.3V/5.0V 的芯片时,需要对烧写转换适配器作以下改动:将烧写器烧写座引出的Vpp 端子完全空置不用, 并在适配器上将Vdd端子直接连接Vpp 端即可.当用户采用在PCB板上烧写方式时,建议最好能在PCB芯片端的Vpp脚并接一个104 的电容入地,可有效保护在烧写电压加载时板子电路共同作用产生的瞬间过压脉冲不会输入到Vpp 脚而造成Vpp 击穿.S3F84K4 烧写特别说明,由于三星半导体DATA SHEET 要求在对该芯片进行烧写时,须在Vpp 脚加接一个101 的电容到地,因此在使用我站各款烧写器烧写84K4 时,须将烧写器主板上的Vpp 端原来并接的10uf/50V-电解电容和104 电容去掉,另行并接一个101 电容入地即可.不过,据本人特别测试结果,其实不做以上处理对烧写过程没有任何影响, 估计可能是三星半导体对芯片有做过改版,老版本的84K4 才会有以上特别要求,新版本是没有这个要求的.

    标签: 三星 单片机 烧写 电压设置

    上传时间: 2013-10-10

    上传用户:wcl168881111111

  • CANopen协议讲座(5)之CANopen从站模块(XGa

    CANopen协议讲座(5)之CANopen从站模块(XGate-COP10) CANopen协议是在20世纪90年代末,由CiA组织(CAN-in-Automation)在CAL(CAN Application Layer)的基础上发展而来,一经推出便在欧洲得到了广泛的认可与应用。经过对CANopen协议规范文本的多次修改,使得CANopen协议的稳定性、实时性、抗干扰性都得到了进一步的提高。并且CiA在各个行业不断推出设备子协议,使CANopen协议在各个行业得到更快的发展与推广。目前CANopen协议已经在运动控制、车辆工业、电机驱动、工程机械、船舶海运等行业得到广泛的应用。

    标签: CANopen XGa 协议 讲座

    上传时间: 2013-11-14

    上传用户:yare

  • LPC1700系列ARM基于第二代ARM Cortex-M3

    LPC1700系列ARM是基于第二代ARM Cortex-M3内核的微控制器,是为嵌入式系统应用而设计的高性能、低功耗的32位微处理器,适用于仪器仪表、工业通讯、电机控制、灯光控制、报警系统等领域。其操作频率高达100MHz,采用3级流水线和哈佛结构,带独立的本地指令和数据总线以及用于外设的低性能的第三条总线,使得代码执行速度高达1.25MIPS/MHz,并包含1个支持随机跳转的内部预取指单元。

    标签: ARM Cortex-M 1700 LPC

    上传时间: 2013-11-17

    上传用户:lbbyxmraon

  • Virtex-5, Spartan-DSP FPGAs Ap

    Virtex-5, Spartan-DSP FPGAs Application Note This application note demonstrates how efficient implementations of Digital Up Converters(DUC) and Digital Down Converters (DDC) can be done by leveraging the Xilinx DSP IPportfolio for increased productivity and reduced time to development. Step-by-step instruction is given on how to perform system-level trade off analysis and develop the most efficient FPGA implementation, thus allowing engineers a flexible, low-cost and low-power alternative to ASSP technologies.

    标签: Spartan-DSP Virtex FPGAs Ap

    上传时间: 2013-10-23

    上传用户:raron1989

  • RSM-6505 5通道热电偶测量模块

    RSM-6505可同时对5路的热电偶进行测量,且通道具有周期自校准功能;模块还具有5路数字量输出通道,可以设置为用户控制输出或对测量温度值进行超限状态指示——“超限报警”输出。RSM-6505对输入输出端口采用电气隔离,并采用带隔离的RS-485总线接口及看门狗技术,有效保障设备安全可靠运行

    标签: 6505 RSM 热电偶 测量模块

    上传时间: 2014-12-28

    上传用户:han_zh

  • 3-V TO 5.5-V MULTICHANNEL RS-2

    The MAX3243E device consists of three line drivers, five line receivers, and a dual charge-pump circuit with±15-kV ESD (HBM and IEC61000-4-2, Air-Gap Discharge) and ±8-kV ESD (IEC61000-4-2, Contact Discharge)protection on serial-port connection pins. The device meets the requirements of TIA/EIA-232-F and provides theelectrical interface between an asynchronous communication controller and the serial-port connector. Thiscombination of drivers and receivers matches that needed for the typical serial port used in an IBM PC/AT, orcompatible. The charge pump and four small external capacitors allow operation from a single 3-V to 5.5-Vsupply. In addition, the device includes an always-active noninverting output (ROUT2B), which allowsapplications using the ring indicator to transmit data while the device is powered down. The device operates atdata signaling rates up to 250 kbit/s and a maximum of 30-V/ms driver output slew rate.

    标签: MULTICHANNEL 5.5 TO RS

    上传时间: 2013-10-19

    上传用户:ddddddd

  • 高性能可编程DMA控制接口82C37A-5

    高性能可编程DMA控制接口82C37A-54.1  概述对象实体:直接存储器访问(DMA)控制接口芯片82C37A-5芯片的特点:1、管脚引线与NMOS  8237A-5兼容。2、允许/禁止单独DMA请求控制。3、频率从0~5MHz区间全静态设计。4、低电平操作。 5、4个各自独立的DMA通道并独立的进行初始化。6、存储器到存储器之间传送。7、存储器模块初始化处理。8、地址的增量和减量。9、传送速率可达1.6MB/s.10、可直接扩展成任意数量的通道。11 、终止传送的过程即输入结束。12、软件请求。13、独立信号DREQ和信号DACK的极性控制。4.2 82C37A-5的体系结构4.2.1   基本结构描述1.   82C37A-5内部配备了规模为344位的内部存储器,它是以寄存器的形式出现的。2.   配有3个基本的控制模块: (1)定时及控制模块; (2)优先级编码及循环优先级控制模块;(3)命令控制模块; 3.   12个不同类型的寄存器 。图 4-1  82C37A-5结构图EOP#                                                                                                                                                 A0~A3RESETCS#.                                                                                                                    IOW# DREQ0~DREQ3HLDAHRQ                                                                                                                                            DB0~DB7DACK0~DACK3

    标签: DMA 82 37 性能

    上传时间: 2013-10-21

    上传用户:ming52900