可用的4位乘法器，用VHDL在FPGA中实现
标签： 乘法器
上传时间： 2013-12-27
上传用户：xhz1993
proxy-2.2.4,学习代理服务程序写法的朋友下吧，还有就是正在学习linux下网络编程的朋友也下吧
上传时间： 2013-12-23
上传用户：watch100
E=p3^2 RW=p3^3 RS=p3^4 p2口输入 第三管脚电阻2.254k(+)和264(-) 晶振11.0592M 设计者dudongliang 开发平台:自制实验板 设计日期:2006年4月7日
标签： dudongliang 11.0592 2.254 264
上传时间： 2013-12-20
上传用户：manking0408
本书的)4一个持色是从FPGA设计的角度出发．别祈了vHD巳语法的特点以及它们的正 确使用方沈，将初学者在运用vHDL语吉进行FPrjA设计中会遇到的疑惑，— 点拨清楚。 并纪合作者的多年FPGA设计经验，讲述厂许多EDA设计思想v并贯穿全书始终。
上传时间： 2013-12-23
上传用户：sqq
基于Verilog-HDL的硬件电路的实现 9.4 脉冲频率的测量与显示 9.4.1 脉冲频率的测量原理 9.4.2 频率计的工作原理 9.4.3 频率测量模块的设计与实现 9.4.4 while循环语句的使用方法 9.4.5 门控信号发生模块的设计与实现 9.4.6 频率计的Verilog-HDL描述 9.4.7 频率计的硬件实现
标签： Verilog-HDL 9.4 脉冲 频率
上传时间： 2013-12-01
上传用户：frank1234
上下文无关文法（Context-Free Grammar, CFG）是一个4元组G=(V, T, S, P)，其中，V和T是不相交的有限集，S∈V，P是一组有限的产生式规则集，形如A→α，其中A∈V，且α∈(V∪T)*。V的元素称为非终结符，T的元素称为终结符，S是一个特殊的非终结符，称为文法开始符。 设G=(V, T, S, P)是一个CFG，则G产生的语言是所有可由G产生的字符串组成的集合，即L(G)={x∈T* | Sx}。一个语言L是上下文无关语言（Context-Free Language, CFL），当且仅当存在一个CFG G，使得L=L(G)。 *⇒ 例如，设文法G：S→AB A→aA|a B→bB|b 则L(G)={a^nb^m | n,m>=1} 其中非终结符都是大写字母，开始符都是S，终结符都是小写字母。
标签： Context-Free Grammar CFG
上传时间： 2013-12-10
上传用户：gaojiao1999
本设计要实现一个具有预置数的数字钟的设计,具体要求如下: 1. 正确显示年、月、日 2. 正确显示时、分、秒 3. 具有校时,整点报时和秒表功能 4. 进行系统模拟仿真和下载编程实验,验证系统的正确性
上传时间： 2013-12-18
上传用户：caixiaoxu26
21天学通J2EE的例子4，很好呀，本人最近正在学校J2EE，发现这本书很好，但是此书的程序很少，嘿嘿，我发上来共享此书，希望可以下到代码。
标签： J2EE
上传时间： 2014-01-17
上传用户：pkkkkp
在ads上编写的s3c2410关于ICC的驱动程序,共有4个初始函数.
上传时间： 2013-12-20
上传用户：sdq_123
嵌入式教程：Xilinx Spartan3e 开发环境：EDK 实验教程4：Writing Basic Software Applications
标签： Applications Spartan3e Software Writing
上传时间： 2013-12-24
上传用户：杜莹12345
