用vHDL写的数字锁相环程序 pll.vHD为源文件 pllTB.vHD为testbench
上传时间： 2014-01-20
上传用户：zwei41
本文件解压后clock_time.vHD采用编程环境maxplusII，完成时间秒定时、记时，设置时间秒、声光报警等功能。
标签： clock_time maxplusII vHD 解压
上传时间： 2015-04-11
上传用户：Breathe0125
福州大学EDA选修课所有实验课程代码。vHDL语言描述（vHD），以及电路图（gdf）
上传时间： 2014-01-10
上传用户：13517191407
vHDL 关于2DFFT设计程序 u scinode1 ∼ scinode9.vHD: Every SCI node RTL vHDl code. The details can be seen in the following section. u 2dfft.vHD: The top module includes these scinodes and form a 3x3 SCI Torus network, and it support these sub-modules scinode1∼ scinode9 reset and clk and global_cnt signals to synchronous the sub-modules to simplify the overall design. u proj2.wfc: VSS simulation result that is the same as the ModelSim simulation result. u Pro2_2.wfc: VSS simulation result of another test pattern can’t cause overflow situation.
标签： scinode1 scinode details 2DFFT
上传时间： 2014-12-02
上传用户：15071087253
max+plusII下编成的直流电机控制器vHD
上传时间： 2013-12-09
上传用户：李梦晗
max+plusII下的各种功能的计数器vHD
上传时间： 2013-12-17
上传用户：qilin
/* This program generates the DApkg.vHD file that is used to define * the DA filter core and gives its parameters and the contents of the * Distributed Arithmetic Look-up-table "DALUT" according to the DA algorithm
标签： generates the program define
上传时间： 2015-07-07
上传用户：wangchong
<Floating Point Unit Core> fpupack.vHD pre_norm_addsub.vHD addsub_28.vHD post_norm_addsub.vHD pre_norm_mul.vHD mul_24.vHD vcom serial_mul.vHD post_norm_mul.vHD pre_norm_div.vHD serial_div.vHD post_norm_div.vHD pre_norm_sqrt.vHD sqrt.vHD post_norm_sqrt.vHD comppack.vHD fpu.vHD ***For simulation **** To run the simulation read readme.txt in folder test_bench.
标签： vHD post_norm_addsub pre_norm_addsub Floating
上传时间： 2014-01-18
上传用户：czl10052678
数字钟的vHD文档，个人感觉还是蛮完善的，大家可以下载了一同改进。
上传时间： 2014-11-18
上传用户：13215175592
fulladder.vHD 一位全加器 adder.vHD 四位全加器 multi4.vHD 四位并行乘法器
上传时间： 2015-09-03
上传用户：上善若水
