虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

20<b>01</b>

  • 意法半导体运放稳定性

      Who has never experienced oscillations issues when using an operational amplifier? Opampsare often used in a simple voltage follower configuration. However, this is not the bestconfiguration in terms of capacitive loading and potential risk of oscillations.Capacitive loads have a big impact on the stability of operational amplifier-basedapplications. Several compensation methods exist to stabilize a standard op-amp. Thisapplication note describes the most common ones, which can be used in most cases.The general theory of each compensation method is explained, and based on this, specific

    标签: 半导体 运放 稳定性

    上传时间: 2013-10-28

    上传用户:chenbhdt

  • 高共模抑制比仪用放大电路方案

    本文针对传统仪用放大电路的特点,介绍了一种高共模抑制比仪用放大电路,引入共模负反馈,大大提高了通用仪表放大器的共模抑制能力。

    标签: 共模抑制比 仪用放大 电路 方案

    上传时间: 2013-11-10

    上传用户:lingfei

  • LDO线性稳压器动态频率补偿电路设计

    摘要:对LDO线性稳压器关键技术进行了分析,重点分析了LDO稳压器的稳定性问题,在此基础上提出了一种新型的动态频率补偿电路,利用MOS管的开关电阻、寄生电容等构成的电阻电容网络,通过采样负载电流而改变MOS开关管的工作点或工作状态,即改变开关电阻、寄生电容的值,从而实现动态的频率补偿。与传统方法相比,该电路大大提高了系统的瞬态响应性能。 关键词:LDo;稳定性;ESR;动态频率补偿

    标签: LDO 线性稳压器 动态 电路设计

    上传时间: 2013-11-14

    上传用户:gtf1207

  • 模电课程设计电路图

    模电

    标签: 模电 电路图

    上传时间: 2013-11-05

    上传用户:rishian

  • Protel Schematic

    Protel Schematic:

    标签: Schematic Protel

    上传时间: 2013-10-16

    上传用户:wpwpwlxwlx

  • HDL的可综合设计简介

    本文简单探讨了verilog HDL设计中的可综合性问题,适合HDL初学者阅读     用组合逻辑实现的电路和用时序逻辑实现的   电路要分配到不同的进程中。   不要使用枚举类型的属性。   Integer应加范围限制。    通常的可综合代码应该是同步设计。   避免门级描述,除非在关键路径中。

    标签: HDL 综合设计

    上传时间: 2013-10-21

    上传用户:smallfish

  • Design Safe Verilog State Machine(Synplicity)

      One of the strengths of Synplify is the Finite State Machine compiler. This is a powerfulfeature that not only has the ability to automatically detect state machines in the sourcecode, and implement them with either sequential, gray, or one-hot encoding. But alsoperform a reachability analysis to determine all the states that could possibly bereached, and optimize away all states and transition logic that can not be reached.Thus, producing a highly optimal final implementation of the state machine.

    标签: Synplicity Machine Verilog Design

    上传时间: 2013-10-23

    上传用户:司令部正军级

  • Altium Designer 官方资料

    不错的学习资料,是英文的

    标签: Designer Altium

    上传时间: 2013-11-04

    上传用户:tianyi223

  • Hspice电路仿真

    讲述了Hspice电路仿真的详细步骤

    标签: Hspice 电路仿真

    上传时间: 2013-10-11

    上传用户:lty6899826

  • PCB入门大全很棒的

    PCB入门大全很棒的

    标签: PCB

    上传时间: 2013-10-31

    上传用户:stella2015