XAPP520将符合2.5V和3.3V I/O标准的7系列FPGA高性能I/O Bank进行连接 The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems
上传时间： 2013-11-19
上传用户：yyyyyyyyyy
摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议 为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。
上传时间： 2013-11-06
上传用户：smallfish
TI的天线设计参考，各个频率段的都有。
标签： 天线设计
上传时间： 2013-11-17
上传用户：wuchunwu
设计了一个工作在S波段矢量阵列的天线单元，利用HFSS软件进行优化和仿真。实测结果表明，该天线在E面和H面的交叉极化电平分别小于-26 dB和-23 dB，两个端口之间的隔离度大于32 dB。该数据满足组成矢量阵列的要求。
上传时间： 2013-11-17
上传用户：朗朗乾坤
卫星导航接收机接收到的卫星信号十分微弱，同时面临着复杂电磁环境的干扰，因而抗干扰问题成为研究的热点。目前有很多种抗干扰技术及算法仅局限于理论研究和数字仿真，无法在实际干扰环境下测试抗干扰接收机的抗干扰性能。本文在研究波束形成天线抗干扰算法的基础上，基于微波暗室环境下建立抗干扰接收机的半物理仿真环境，实现卫星信号多天线输出、复杂干扰环境的模拟，对四波束、八波束天线抗干扰接收机进行了仿真测试，结果表明波束形成天线抗干扰接收机在输入干信比相同的情况下，波束数目越多抗干扰接收机性能越好。
上传时间： 2013-10-20
上传用户：lu2767
介绍了一种新颖的相控阵天线实验系统。首先给出了系统的组成和设计原理，然后介绍了系统的软件实现过程以及多用户教学功能的实现。所设计的实验系统实现了相控阵天线设计教学过程，具有操作简单、实验真实直观等特点，取得良好效果。
上传时间： 2013-11-23
上传用户：a6697238
天线学习资料
上传时间： 2013-10-23
上传用户：gxy670166755
基于PICMG 2.16的24端口千兆以太网交换模块
上传时间： 2013-10-13
上传用户：叶立炫95
无线传感器网络的迭代算法
上传时间： 2013-11-16
上传用户：标点符号
Lin总线规范1.2
上传时间： 2013-11-17
上传用户：JGR2013
