中文版详情浏览:http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
标签: UltraScale Xilinx 架构
上传时间: 2013-11-21
上传用户:wxqman
Cadence 16.6 和谐方法 Cadence16.6 Allegro
上传时间: 2013-10-24
上传用户:sjb555
ORCAD PSPICE 16.5crack文件,win7下亲测可用,内含详细破解过程和必要的文件
上传时间: 2013-10-12
上传用户:jhs541019
Altium_designer4层以上高速板布线的16个技巧
标签: Altium_designer 高速板布线
上传时间: 2013-10-29
上传用户:恋天使569
Protel99SE是应用于Windows9X/2000/NT操作系统下的EDA设计软件,采用设计库管理模式,可以进行联网设计,具有很强的数据交换能力和开放性及3D模拟功能,是一个32位的设计软件,可以完成电路原理图设计,印制电路板设计和可编程逻辑器件设计等工作,可以设计32个信号层,16个电源--地层和16个机加工层。 安装步骤:第一大步:安装99SE主程序 运行目录中的 Setup.exe 注册码:Y7ZP-5QQG-ZWSF-K858 第二大步:安装99SE补丁程序 运行“第二大步Protel99SP6b补丁”目录中的 protel99seservicepack6.exe 第三大步:共分5小步。安装:汉化菜单、汉字模块、国标元件、国标模版、CAD转换 运行“第三大步Protel99汉化”目录中的 中的各个目录中的SETUP.BAT即可,详见“第三大步Protel99汉化”目录中的安装说明。 里面包含Protel99se完美破解版、Protel99se介绍、利用Protel99SE设计PCB基础教程、Protel99se教程 解压密码:www.pp51.com
上传时间: 2014-01-16
上传用户:李哈哈哈
本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作为核心器件构成了R-S(255,223)编码系统;利用Quartus II 9.0作为硬件仿真平台,用硬件描述语言Verilog_HDL实现编程,并且通过JTAG接口与EP3C10连接。R-S(Reed-Solomon)码是一类纠错能力很强的特殊的非二进制BCH码,能应对随机性和突发性错误,广泛应用于各种通信系统中和保密系统中。R-S(255,223)码能够检测32字节长度和纠错16字节长度的连续数据错误信息。
标签: CycloneIII RS编码
上传时间: 2013-10-08
上传用户:yuchunhai1990
通用阵列逻辑GAL实现基本门电路的设计 一、实验目的 1.了解GAL22V10的结构及其应用; 2.掌握GAL器件的设计原则和一般格式; 3.学会使用VHDL语言进行可编程逻辑器件的逻辑设计; 4.掌握通用阵列逻辑GAL的编程、下载、验证功能的全部过程。 二、实验原理 1. 通用阵列逻辑GAL22V10 通用阵列逻辑GAL是由可编程的与阵列、固定(不可编程)的或阵列和输出逻辑宏单元(OLMC)三部分构成。GAL芯片必须借助GAL的开发软件和硬件,对其编程写入后,才能使GAL芯片具有预期的逻辑功能。GAL22V10有10个I/O口、12个输入口、10个寄存器单元,最高频率为超过100MHz。 ispGAL22V10器件就是把流行的GAL22V10与ISP技术结合起来,在功能和结构上与GAL22V10完全相同,并沿用了GAL22V10器件的标准28脚PLCC封装。ispGAl22V10的传输时延低于7.5ns,系统速度高达100MHz以上,因而非常适用于高速图形处理和高速总线管理。由于它每个输出单元平均能够容纳12个乘积项,最多的单元可达16个乘积项,因而更为适用大型状态机、状态控制及数据处理、通讯工程、测量仪器等领域。ispGAL22V10的功能框图及引脚图分别见图1-1和1-2所示。 另外,采用ispGAL22V10来实现诸如地址译码器之类的基本逻辑功能是非常容易的。为实现在系统编程,每片ispGAL22V10需要有四个在系统编程引脚,它们是串行数据输入(SDI),方式选择(MODE)、串行输出(SDO)和串行时钟(SCLK)。这四个ISP控制信号巧妙地利用28脚PLCC封装GAL22V10的四个空脚,从而使得两种器件的引脚相互兼容。在系统编程电源为+5V,无需外接编程高压。每片ispGAL22V10可以保证一万次在系统编程。 ispGAL22V10的内部结构图如图1-3所示。 2.编译、下载源文件 用VHDL语言编写的源程序,是不能直接对芯片编程下载的,必须经过计算机软件对其进行编译,综合等最终形成PLD器件的熔断丝文件(通常叫做JEDEC文件,简称为JED文件)。通过相应的软件及编程电缆再将JED数据文件写入到GAL芯片,这样GAL芯片就具有用户所需要的逻辑功能。 3.工具软件ispLEVER简介 ispLEVER 是Lattice 公司新推出的一套EDA软件。设计输入可采用原理图、硬件描述语言、混合输入三种方式。能对所设计的数字电子系统进行功能仿真和时序仿真。编译器是此软件的核心,能进行逻辑优化,将逻辑映射到器件中去,自动完成布局与布线并生成编程所需要的熔丝图文件。软件中的Constraints Editor工具允许经由一个图形用户接口选择I/O设置和引脚分配。软件包含Synolicity公司的“Synplify”综合工具和Lattice的ispVM器件编程工具,ispLEVER软件提供给开发者一个简单而有力的工具。
上传时间: 2013-11-17
上传用户:看到了没有
集合式直流电能表(小功率的) 特点: 精确度0.05%满刻度±1位数 可同时量测与显示/直流电压/电流/瓦特(千瓦)/瓦特小时(千瓦小时) 电压输入(DC0-99.99V/0-600.0V)自动变档功能 显示范围0-9999(电流/瓦特/千瓦),0至99999999(八位數瓦特小时)可任意规划 数位RS-485 界面 (Optional) 主要规格: 辅助电源消耗功率:<0.35VA(DC12V/DC24V) <0.5VA(DC48V) <1.5VA(AC90-240V(50/60Hz)) 精确度: 0.05% F.S. ±1 digit (23 ±5℃) 输入范围:Auto range(DC0-99.99V/0-600.0V(DC voltage)) 输入抗阻:>5MΩ(DC voltage) 取样时间:10 cycles/second(total) 过载显示: " doFL " 显示值范围: 0-9999 digit(DCA/W(KW)) 0-9999999.999 digit(WH/(KWH)) RS-485传输速度: 19200/9600/4800/2400 selective RS-485通讯位址: "01"-"FF"(0-255) RS-485通信协议: Modbus RTU mode 温度系数: 50ppm/℃ (0-50℃) 显示幕:Bight Red LEDs high 10.16 mm(0.4") 参数设定方式: Touch switches 记忆方式: Non-volatile E²PROM memory 绝缘耐压能力:2KVac/1min.(input/output)(RS-485(Isolating)) 1600 Vdc (input/output) (RS-485(Isolating)) 使用环境条件: 0-50℃(20 to 90% RH non-condensed) 存放环境条件: 0-70℃(20 to 90% RH non-condensed) CE认证: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001
上传时间: 2013-11-20
上传用户:s363994250
SPI(Serial Peripheral Interface,串行外围接口)是Motorola公司提出的外围接口协议,它采用一个串行、同步、全双工的通信方式,解决了微处理器和外设之间的串行通信问题,并且可以和多个外设直接通信,具有配置灵活,结构简单等优点。根据全功能SPI总线的特点,设计的SPI接口可以最大发送和接收16位数据;在主模式和从模式下SPI模块的时钟频率最大可以达到系统时钟的1/4,并且在主模式下可以提供具有四种不同相位和极性的时钟供从模块选择;可以同时进行发送和接收操作,拥有中断标志位和溢出中断标志位。
上传时间: 2013-11-11
上传用户:himbly
ISA总线概述 ISA总线: (Industry Standard Architecture:工业标准体系结构)是IBM公司为PC/AT电脑而制定的总线标准,为16位体系结构,只能支持16位的I/O设备,数据传输率大约是16MB/S。也称为AT标准。开始时PC机面向个人及办公室,定义了8位的ISA总线结构,对外公开,成为标准(ISO ISA标准)。第三方开发出许多ISA扩充板卡,推动了PC机的发展。1984年推出IBM-PC/AT系统,ISA从8位扩充到16位,地址线从20条扩充到24条。1988年,康柏、HP、NEC等9个厂商协同把ISA扩展到32位,即EISA总线(Extended ISA)。
上传时间: 2013-10-16
上传用户:dajin