虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

128

  • 可重构24bit音频过采样DAC的FPGA

    基于过采样和∑-△噪声整形技术的DAC能够可靠地把数字信号转换为高精度的模拟信号(大于等于16位)。采用这一架构进行数模转换具有诸多优点,例如极低的失配噪声和更高的可靠性,便于实现嵌入式集成等,最重要的是可以得到其他DAC结构所无法达到的精度和动态范围。在高精度测量,音频转换,汽车电子等领域有着广泛的应用价值。 本文采用∑-△结构以FPGA方式实现了一个具有高精度的数模转换器,在24比特的输入信号下,达到了约150dB的信噪比。作为一个灵活的音频DAC实现方案。该DAC可以对CD/DVD/HDCD/SACD等多种制式下的音频信号进行处理,接受并转换采样率为32/44.1/48/88.2/96/192kHz,字长为16/18/20/24比特的PCM数据,具备良好的兼容性和通用性。 由于非线性和不稳定性的存在,高阶∑-△调制器的设计与实现存在较大的难度。本文综合大量文献中的经验原则和方法,阐述了稳定的高阶高精度调制器的设计流程;并据此设计了达到24bit精度和满量程输入范围的的5阶128倍调制器。本文创新性地提出了∑-△调制器的一种高效率流水线实现结构。分析表明,与其他常见的∑-△调制器实现结构相比,本方案具有结构简单、运算单元少等优点;此外在同样信号采样率下,调制器所需的时钟频率大大降低。 文中的过采样滤波模块采用三级半带滤波器和一个可变CIC滤波器级联组成,可以达到最高128倍的过采样比,同时具有良好的通带和阻带特性。在半带滤波器的设计中采用了CSD编码,使结构得到了充分的简化。 本文提出的过采样DAC方案具有可重配置结构,让使用者能够方便地控制过采样比和调制器阶数。通过积分梳状滤波器的配置,能够获得32/64/128倍的不同过采样比,从而实现对于32~192kHz多种采样率输入的处理。在不同输入字长情况下,通过调制器的重构,则可以将调制器由高精度的5阶模式改变为功耗更低的3阶模式,满足不同分辨率信号输入时的不同精度要求。这是本文的另一创新之处。 目前,该过采样DAC已经在XilinxVirtexⅡ系列FPGA器件下得到硬件实现和验证。测试表明,对于从32kHz到192kHz的不同输入信号,该DAC模块输出1比特码流的带内信噪比均能满足24比特数据转换应用的分辨率要求。

    标签: FPGA bit DAC 24

    上传时间: 2013-07-08

    上传用户:从此走出阴霾

  • 基于FPGA的ADC并行测试方法研究

    高性能ADC产品的出现,给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化,减少了单个ADC的平均测试时间,从而降低ADC测试成本。本文实现了基于FPGA的ADC并行测试方法。在阅读相关文献的基础上,总结了常用ADC参数测试方法和测试流程。使用FPGA实现时域参数评估算法和频域参数评估算法,并对2个ADC在不同样本数条件下进行并行测试。    本研究通过在FPGA内部实现ADC测试时域算法和频域算法相结合的方法来搭建测试系统,完成了音频编解码器WM8731L的控制模式接口、音频数据接口、ADC测试时域算法和频域算法的FPGA实现。整个测试系统使用Angilent33220A任意信号发生器提供模拟激励信号,共用一个FPGA内部实现的采样时钟控制模块。并行测试系统将WM8731.L片内的两个独立ADC的串行输出数据分流成左右两通道,并对其进行串并转换。然后对左右两个通道分别配置一个FFT算法模块和时域算法模块,并行地实现了ADC参数的评估算法。在样本数分别为128和4096的实验条件下,对WM8731L片内2个被测.ADC并行地进行参数评估,被测参数包括增益GAIN、偏移量OFFSET、信噪比SNR、信号与噪声谐波失真比SINAD、总谐波失真THD等5个常用参数。实验结果表明,通过在FPGA内配置2个独立的参数计算模块,可并行地实现对2个相同ADC的参数评估,减小单个ADC的平均测试时间。FPGA片内实时评估算法的实现节省了测试样本传输至自动测试机PC端的时间。而且只需将HDL代码多次复制,就可实现多个被测ADC在同一时刻并行地被评估,配置灵活。基于FPGA的ADC并行测试方法易于实现,具有可行性,但由于噪声的影响,测试精度有待进一步提高。该方法可用于自动测试机的混合信号选项卡或测试子系统。

    标签: FPGA ADC 并行测试 方法研究

    上传时间: 2013-06-07

    上传用户:gps6888

  • ZLG DP-668开发板全部程序

    ·详细说明:ZLG DP-668 开发板全部程序 \BELL\ 蜂鸣器演示程序 \CAN测试程序\ CAN双机通信演示程序 \EEPROM\ 24WC02演示程序 \LCD\ 128*64液晶模块演示程序 \RED\ 红外收发器演示程序 \RS232\ RS232串行接口演示程序 \RTC\ PCF8563时钟芯片演示程序 \TCPIP\ TCPIP通信演示程序(包含PING功能,及TCP,UDP等

    标签: nbsp ZLG 668 DP

    上传时间: 2013-05-28

    上传用户:tuilp1a

  • 硬件工程师手册

    目 录 第一章 概述 3 第一节 硬件开发过程简介 3 §1.1.1 硬件开发的基本过程 4 §1.1.2 硬件开发的规范化 4 第二节 硬件工程师职责与基本技能 4 §1.2.1 硬件工程师职责 4 §1.2.1 硬件工程师基本素质与技术 5 第二章 硬件开发规范化管理 5 第一节 硬件开发流程 5 §3.1.1 硬件开发流程文件介绍 5 §3.2.2 硬件开发流程详解 6 第二节 硬件开发文档规范 9 §2.2.1 硬件开发文档规范文件介绍 9 §2.2.2 硬件开发文档编制规范详解 10 第三节 与硬件开发相关的流程文件介绍 11 §3.3.1 项目立项流程: 11 §3.3.2 项目实施管理流程: 12 §3.3.3 软件开发流程: 12 §3.3.4 系统测试工作流程: 12 §3.3.5 中试接口流程 12 §3.3.6 内部验收流程 13 第三章 硬件EMC设计规范 13 第一节 CAD辅助设计 14 第二节 可编程器件的使用 19 §3.2.1 FPGA产品性能和技术参数 19 §3.2.2 FPGA的开发工具的使用: 22 §3.2.3 EPLD产品性能和技术参数 23 §3.2.4 MAX + PLUS II开发工具 26 §3.2.5 VHDL语音 33 第三节 常用的接口及总线设计 42 §3.3.1 接口标准: 42 §3.3.2 串口设计: 43 §3.3.3 并口设计及总线设计: 44 §3.3.4 RS-232接口总线 44 §3.3.5 RS-422和RS-423标准接口联接方法 45 §3.3.6 RS-485标准接口与联接方法 45 §3.3.7 20mA电流环路串行接口与联接方法 47 第四节 单板硬件设计指南 48 §3.4.1 电源滤波: 48 §3.4.2 带电插拔座: 48 §3.4.3 上下拉电阻: 49 §3.4.4 ID的标准电路 49 §3.4.5 高速时钟线设计 50 §3.4.6 接口驱动及支持芯片 51 §3.4.7 复位电路 51 §3.4.8 Watchdog电路 52 §3.4.9 单板调试端口设计及常用仪器 53 第五节 逻辑电平设计与转换 54 §3.5.1 TTL、ECL、PECL、CMOS标准 54 §3.5.2 TTL、ECL、MOS互连与电平转换 66 第六节 母板设计指南 67 §3.6.1 公司常用母板简介 67 §3.6.2 高速传线理论与设计 70 §3.6.3 总线阻抗匹配、总线驱动与端接 76 §3.6.4 布线策略与电磁干扰 79 第七节 单板软件开发 81 §3.7.1 常用CPU介绍 81 §3.7.2 开发环境 82 §3.7.3 单板软件调试 82 §3.7.4 编程规范 82 第八节 硬件整体设计 88 §3.8.1 接地设计 88 §3.8.2 电源设计 91 第九节 时钟、同步与时钟分配 95 §3.9.1 时钟信号的作用 95 §3.9.2 时钟原理、性能指标、测试 102 第十节 DSP技术 108 §3.10.1 DSP概述 108 §3.10.2 DSP的特点与应用 109 §3.10.3 TMS320 C54X DSP硬件结构 110 §3.10.4 TMS320C54X的软件编程 114 第四章 常用通信协议及标准 120 第一节 国际标准化组织 120 §4.1.1 ISO 120 §4.1.2 CCITT及ITU-T 121 §4.1.3 IEEE 121 §4.1.4 ETSI 121 §4.1.5 ANSI 122 §4.1.6 TIA/EIA 122 §4.1.7 Bellcore 122 第二节 硬件开发常用通信标准 122 §4.2.1 ISO开放系统互联模型 122 §4.2.2 CCITT G系列建议 123 §4.2.3 I系列标准 125 §4.2.4 V系列标准 125 §4.2.5 TIA/EIA 系列接口标准 128 §4.2.5 CCITT X系列建议 130 参考文献 132 第五章 物料选型与申购 132 第一节 物料选型的基本原则 132 第二节 IC的选型 134 第三节 阻容器件的选型 137 第四节 光器件的选用 141 第五节 物料申购流程 144 第六节 接触供应商须知 145 第七节 MRPII及BOM基础和使用 146

    标签: 硬件工程师

    上传时间: 2013-05-28

    上传用户:pscsmon

  • ATmega8原理与应用

    ·作者:马潮等 出版社: 清华大学出版社图书简介:ATmega8属于ATmega系列单片机(ATmega16/32/64/128)的一个子集,指令系统完全兼容。本书深入而细致地介绍了ATmega8单片机的硬件结构以及一些特殊功能的应用和设计,对掌握和使用其他ATmega系列的单片机具有极高的参考价值。书中的程序均在广州市天河双龙电子有限公司的SL-MEGA8开发实验器上验证通过。源程序清单及硬件接线

    标签: ATmega8

    上传时间: 2013-07-26

    上传用户:zhuyibin

  • 一款带CRC计算的串口调试软件

    ecom串口助手是一款带CRC计算的串口(RS232)调试软件。由我爱IC导航网工作室开发(http://www.52ic.net/)。ecom串口助手支持常用的110 ~ 921600bps波特率,能设置校验、数据位和停止位,能以ASCII码或十六进制接收或发送任何数据或字符(包括中文),能发送任意大小的文本文件,可以任意设定自动发送周期,并能将接收数据保存成文本文件。带有文件或数据串的ModebusCRC16校验、CRC16校验、累加和校验、异或校验,ModebusLRC计算工具,是工程师调试单片机串口的好助手工具。 2、软件特点 1、 支持Windows 9x / 2000 / XP / 2003 / Vista / Win7系统; 2、 绿色软件,不需安装。运行解压软件,将压缩包解压到指定目录即可。卸载时只需将程序目录删除; 3、 支持常用的110 ~ 921600bps波特率; 4、 端口范围是COM1-COM255,支持扩展端口(USB转RS232); 5、 能设置校验、数据位和停止位; 6、 能以字符或十六进制收发数据,支持中文字符的收发; 7、 支持文件数据的发送; 8、 数据发送区允许设置发送周期,自动发送数据; 9、 支持键盘输入,将键盘数据发送到串口; 10、 支持定时保存接收窗口数据,便于查看长时间调试记录信息; 11、 有效的检测通讯错误,避免软件死机(如USB转串口设备拔出检测); 12、 数据接收窗口及文件发送均采用多线程设计。 13、 带有文件和数据帧ModebusCRC16校验、CRC16校验、累加和校验、异或校验,ModebusLRC计算工具。发送的数据帧可选添加计算结果,将校验结果连同数据帧一同打包发送出去。 V2.00版本增加功能 1、添加Xmodem功能(128个字节发送,只支持CRC校验)。 2、增加Xmodem-1k功能(1024个字节发送,只支持CRC校验)。 3、支持命令启动Xmodem-1k功能(可以做自动传输文件功能)。 V2.20版本增加功能 1、添加自定义数据帧头,数据帧尾功能。 2、添加数据帧ModebusCRC16校验、CRC16校验、累加和校验、异或校验,ModebusLRC等校验协议。 3、添加数据包镜像回发功能。 4、添加接收对话框字体修改按钮。 5、添加转义符号选择。 6、支持命令串文件发送(具体见命令串文件模板使用说明)。 7、添加窗口总是浮在最前面按钮,添加命令串隐藏显示按钮。 V2.40版本增加功能 1、增加110、300、600波特率。 2、修正接收窗体字体设置按钮功能,增加接收窗体背景色设置按钮。 V2.60版本增加功能 1、增加“校验结果”按钮,实现文件或者数据帧的ModebusCRC16校验、CRC16校验、累加和校验、异或校验,ModebusLRC的计算结果显示。

    标签: CRC 计算 串口调试 软件

    上传时间: 2013-06-06

    上传用户:axxsa

  • 基于SDR Sdram(同步动态RAM) 作为主存储器的LED 显示系统的研究

    针对主控制板上存储器(SRAM) 存储的数据量小和最高频率低的情况,提出了基于SDR Sdram(同步动态RAM) 作为主存储器的LED 显示系统的研究。在实验中,使用了现场可编程门阵列( FPGA) 来实现各模块的逻辑功能。最终实现了对L ED 显示屏的控制,并且一块主控制板最大限度的控制了256 ×128 个像素点,基于相同条件,比静态内存控制的面积大了一倍,验证了动态内存核[7 ]的实用性。

    标签: Sdram SDR RAM LED

    上传时间: 2013-08-21

    上传用户:sjw920325

  • vc++与vhdl代码

    vc++与vhdl代码,cpld接受pc串口指令,输出pwm信号控制伺服电机.双通道,各128级.使用了扩展ascii码

    标签: vhdl vc 代码

    上传时间: 2013-08-26

    上传用户:851197153

  • genesis9.0算号器_算号器视频文件

    genesis9.0算号器提供genesis算号器使用视频。安装文件一定要放在小写英文路径下,中文不行,有大写字母的英文也不行。1.算号器的只是算gnd的号,要算get的号,需要参考算号器的步骤。注意选择破解有效时间。2.7天过期,30天过期,永不过期等。注意要用自己机器识别号去算,在get运行弹出来的序号对话框里,有机器识别号。3.安装完成,启动时,填写进入用户名和密码时,一定不能用鼠标。直接用回车键,否则失效。密码框内的密码不可见,输完直接回车,即可进入genesis界面。

    标签: genesis 9.0 算号器 视频

    上传时间: 2014-12-23

    上传用户:swaylong

  • genesis 2000 v9.1软件下载

    enesis 2000 v9.1软件可免费下载,但由cam之家提供制作,为绿化中文版。压缩包里面有安装说明与安装视频,注册码为:sx0397b10011。只要你的电脑有打印端口,完全可以安装。非常方便。WINDOWS XP 系统是可以装GENESIS2000的,不管什么版本,安装文件不能放得太深,就是只能放在硬盘根目录下面,要不然就无法启动安装程序,一闪而过。  

    标签: genesis 2000 9.1 软件

    上传时间: 2013-10-18

    上传用户:hphh