本文将电路接口技术与硬件可编程技术相结合，提出了用可编程芯片来控制IDE硬盘进行高速数据记录，能够满足机载数据记录设备重量轻、容量大、速度快的要求。 论文对硬盘ATA接口标准进行了研究，对VHDL语言、现场可编程门阵列器件(FPGA)实现硬件电路的原理和方法进行了深入分析，在此基础上完成了基于FPGA的数据记录控制器的设计。文中选择了具有低功耗、低成本、高性能的FPGA芯片(型号为CycloneEP1C3T144C8)，将各功能模块级联成系统在该芯片上完成了控制器系统级的设计与仿真验证，验证结果表明了用FPGA实现高速数据记录控制器的可行性。所设计的VHDL代码经QuartusⅡ综合、布局布线、管脚分配后，在FPGA内部可以达到104.46Mhz的电路工作速度，FPGA与硬盘之间采用ATA接口的UltraDMA模式2传输方式，可以达到33.3MByte/s的突发数据传输率。文中对所用到的FPGA设计技术给予了详细说明，对各功能模块的设计给予了详细阐述，对关键设计给出了VHDL源代码，还讨论了FPGA设计中时序约束的作用，给出了本文所做时序约束的方法。 本文中所论述的工作对以后机载数据记录系统的设计具有重要的铺垫作用。文中在总结所做工作的同时，还对下一步工作提出了有益的建议。
上传时间： 2013-08-05
上传用户：hanli8870
随着雷达、图像、通信等领域对信号高速处理的要求，研究人员正寻求高速的数字信号处理算法，以满足这种高速地处理数据的需要。常用的高速实时数字信号处理的器件有ASIC、可编程的数字信号处理芯片、FPGA，等等。 本文研究了时域FPGA上实现高速高阶FIR数字滤波器结构，并实现了高压缩比的LFM脉冲信号的匹配滤波。文章根据FIR数字滤波器理论，分析比较实现了FIR滤波器的方法；使用并行分布式算法，在Xilinx的VirtexⅡFPGA系列芯片上设计了高速高阶FIR滤波器。并详细进行了分析；设计出了一个256阶的线性调频脉冲压缩信号的匹配滤波器设计实例，并用ModelSim软件进行了仿真。
上传时间： 2013-07-18
上传用户：yt1993410
随着国际互联网络的迅猛发展，网络应用的不断丰富，Intenret已经从最初以学术交流为目的而演变为商业行为，网络安全性需求日益增加，高速网络安全保密成为关注的焦点，在安全得到保障的情况下，为了满足网速无限制的追求，高速网络硬件加密设备也必将成为需求热点。另一方面，IPSec协议被广泛的应用于防火墙和安全网关中，但对IPSec协议的处理会大大增加网关的负载，成为千兆网实现的瓶颈。本文便是针对上述现状，研究基于高性能FPGA实现千兆IPSec协议的设计技术。 目前，国外IPSec协议实现已经芯片化，达到几千兆的速率，但是国内产品多以软件实现，速度难以提高。本文采用的基于FPGA的IPSec技术方案，采用硬件实现隧道模式下的IPSec协议，为IP分组及其上层协议数据提供机密性、数据完整性验证以及数据源验证等安全服务。在以VPN为实施方案的基础上，构建了以KDIPSec为设备原型以IPSec协议为出发点的千兆网络系统环境模型，从硬件体系结构到各个模块的划分以及各个模块实现的功能这几个方面描述了KDIPSec实现技术，最后描述了一些关键模块的FPGA设计和和仿真。所有处理模块均在Xilinx公司的FPGA芯片中实现，处理速率超过1Gb/s。
上传时间： 2013-07-03
上传用户：wfl_yy
这本书是专门为电路设计工程师写的。它主要描述了模拟电路原理在高速数字电路设计中 的分析应用。通过列举很多的实例，作者详细分析了一直困扰高速电路路设计工程师的铃流、串扰和辐射噪音等问题。
上传时间： 2013-04-24
上传用户：hsj3927
大多数现在的PCL打印机驱动程序都是将需要打印的文件(包括图形或者文本)处理成JPEG文件发送到打印机进行打印，因为这样一方面可以减少发送给打印机的数据量，一方面可以极大的简化驱动程序的开发。而在打印机内部，这些JPEG文件又被解码成BMP文件进行进一步的处理。采用这种方式工作的打印机JPEG解码的工作占据了其CPU时间的一半以上，所以JPEG文件解码引擎是打印机的核心之一，提高JPEG的解码速度对于提高打印机的处理能力至关重要。 同时，JPEG文件解码工作是一个计算密集型的作业，主要有两个办法提高它的速度：一个是设计更高效的算法，一个是采用性能更加强劲的CPU设备。在单核CPU的嵌入式环境中，JPEG编解码速度已经几乎到了极限，难有提升的空间，然而近两年多核嵌入式芯片的出现，为大幅度提升它的性能提供了可能。 本文基于嵌入式的Linux平台，采用ARM11 MPCore4核处理器，针对PCL，XL打印机控制语言的JPEG文件解码设计和实现了一个高速引擎，主要内容为： 分析和解码PCL，XL文件，提取出其中的JPEG文件。 对JPEG文件实现并行化解码，在多个处理器核上并行处理，并针对多核处理器构架进行内存读取等方面的优化。 针对多核处理器的特点和优势，设计和实现多线程调度算法。 总结和提取数据，分析多核处理器相对于单核处理器的性能提升。 另外，为便于读者理解，文中简要介绍了ARM(SIMD)指令集，嵌入式汇编以及与硬件相关的一些概念。
上传时间： 2013-06-16
上传用户：scorpion
在高速PCB设计中，过孔设计是一个重要因素，它由孔、孔周围的焊盘区和POWER层隔离区组成，通常分为盲孔、埋孔和通孔三类。在PCB设计过程中通过对过孔的寄生电容和寄生电感分析，总结出高速PCB
上传时间： 2013-06-17
上传用户：xfbs821
印刷线路板制作技术大全-高速PCB设计指南:改进电路设计规程提高可测试性随着微型化程度不断提高，元件和布线技术也取得巨大发展，例如BGA外壳封装的高集成度的微型IC，以及导体之间的绝缘
上传时间： 2013-06-26
上传用户：waitingfy
目前运动控制主要有两种实现方式,一是使用PLC加运动控制模块来实现：二是使用PC加运动控制卡来实现。两者各有优缺点,但两者有以下共同的缺点：一是由于它们儿乎都是采用通用微控制器(MCU和DSP)来实现电机控制,由于受CPU速度的限制,以及CPU的多个进程同时处理,故无法在控制精度和控制速度比较高的场合中应用。二是它们的设计只是把运动控制部件当作系统的一个部分,如果要完成一个机械设备的完整控制,还需要辅助有其他的数字量/模拟量控制设备。这样在提高了系统成本的同时,也降低了系统的可靠性。 论文设计了一种基于ARM+CPLD的高速运动控制器,该控制器采用高速的CPLD处理器来完成电机的闭环控制,辅助以NXP的32位ARM7TDMI处理器LPC231X来实现复杂的运动规划,使得运动控制精度更高、速度更快、运动更加平稳；同时为系统扩展了常规运动控制卡不具备的通用I/O接口,除开4轴运动控制所需要的8点高速脉冲输入和8点高速脉冲输出外,系统具有24点数字量输入(可选共阴或共阳),25点继电器输出,仅一台这样的专用设备就可以完成4轴运动控制和设备上其它开关量控制。 系统采用可移植的软、硬件设计。硬件上以运动控制部件为核心,可以方便的在ARM处理器预留的资源上扩展出数字输入,数字输出,AD输入,DA输出等常用功能模块。系统软件构架如下：在最上层,系统采用μC/OS-Ⅱ操作系统来完成系统任务调度；在底层,将底层设备的操作打包编写成底层驱动的形式,可直接供用户程序调用；在中间层,可根据不同的用户要求编写用户程序,再将其传递给μC/OS-Ⅱ来调度该用户程序。 将该运动控制器应用于工业应用中的套标机,在对套标机进行运动分解之后,结合套标机的电气特性,很好的实现了运动控制器在套标机上的二次开发,满足了套标机在现场中的应用。
上传时间： 2013-04-24
上传用户：牛津鞋
在当前的电子信息技术和网络技术高速发展的后PC时代，嵌入式系统已经广泛地渗透到科学研究、工程设计、军事技术、商业文化艺术、娱乐业以及人们日常生活中的方方面面。与此同时，PDA因其小巧，功能强大，日益受到人们的青睐。因此，对嵌入式Linux的PDA研究具有非常重要的意义。 本文的研究主要是基于ARM和Linux的PDA软硬件平台的开发。硬件平台的内核模块采用ARM920T核的S3C2410X嵌入式处理器，外部包含64M的SDRAM和64M的NAND Flash，硬件平台还集成了液晶、触摸屏等人机接口和嵌入式GPS模块，同时提供了USB主机、SD卡扩展接口。该平台技术先进，结构合理，功能较完备，整体性、可扩充性强，还可以作为其他嵌入式系统硬件开发的良好平台和有益借鉴。 在此硬件平台的基础上，本文深入探讨和解决了Linux操作系统和嵌入式图形用户接口移植过程中所面临的任务和难题。论文首先研究了硬件平台下引导Linux启动的Bootloader的设计方法和实现过程。然后，给出了Linux2.4内核和YAFFS文件系统的启动分析和移植到硬件平台的整个过程。并且，在Linux内核驱动模型的基础上，实现了LCD帧缓冲显示设备Framebuffer、触摸屏、USB驱动程序的开发。最后，实现了图形化用户接口Qt/E在嵌入式Linux平台上的移植。通过Linux操作系统和图形化用户接口Qt/E等软件平台的实现，为PDA平台提供了良好的图形化操作系统支持，从而大大减少了PDA产品的开发难度和开发周期。 另外，在开发实现的PDA软硬件平台的基础上给出了—个地图的显示以及实现放大、缩小等功能的程序，为综合应用了PDA平台软硬件资源提供了—个有用的实例。
上传时间： 2013-04-24
上传用户：Zxcvbnm
随着我国加入WTO，我国逐渐成为世界缝制设备生产和销售中心。在缝制设备行业占据极其重要地位的绣花机行业也因此而得到迅速发展，我国绣花机产量已占据全球绣花机产量的70％。但是，我国的绣花机行业在发展的过程中仍存在和面临着很多问题。一方面是产品结构和产品质量，我国的绣花机主要以中低档为主，在噪声、刺绣质量、效率、产品寿命以及维护性等方面与国外先进机型存在较大差距；另一方面是技术实力和创新能力，作为绣花机全部技术核心的控制器，国内能开发的公司屈指可数，缺乏有效的竞争，且技术实力和创新能力无法与国际企业相抗衡。 针对上述情况，本文分析了绣花机的工作原理和当前主流绣花机的控制方式及特点，在研究室已完成的中低速平绣型工业绣花机课题的基础上，设计了一种基于硬实时嵌入式操作系统WinCE5.0，以32位RISC架构ARM9处理器S3C2440A为主控芯片，以MAXII系列CPLDEPM1270为接口芯片的高速绣花机控制器。整个绣花机以高速，高质量为目标，以伺服电机作为主轴驱动，步进电机作为X/Y轴驱动，带USB接口和Ethernet接口，预留特种绣接口，带高分辨率彩色触摸屏，功能丰富，操作方便。 本文分7章，第一章阐述了课题背景，绣花机发展现状和关键技术；第二章从原理出发完成了需求分析，硬件和操作系统选型和项目规划；第三章完成了总体硬件系统设计并重点介绍了驱动系统，CPLD单元，主控制板的设计和各种资源的分配；第四章在分析WinCE及其项目开发流程和环境构建的基础上，完成了软件的总体框架设计并介绍了相关设计要点。第五章主要是驱动程序和运动控制模块并以步进电机驱动的开发为例介绍了流驱动的开发过程和相关的技术要点。第六章设计了一种自主的内部花样格式并完成了相应的测试。最后一章是对本课题的总结和展望。 本文不仅从项目研究与开发和软件工程的高度详细探讨了基丁ARM和WinCE5.0的绣花机控制器的整个开发过程，也具体的从硬件设计，资源配置，软件编写，驱动开发，运动控制和花样处理等多个方面进行了深入的分析和研究。本课题的工作对于高速高档绣花机的开发具有很好的参考价值和实践意义，对于提升国内绣花机行业在高端市场与国外企业的竞争力，提升民族品牌价值，改变国内绣花机控制器被少数公司所垄断，增加良性有效竞争有积极影响。
上传时间： 2013-06-29
上传用户：qazwsxedc
