本文针对高速PCB板信号接地设计中存在接地噪声及电磁辐射等问题,提出了高速PCB接地模型,并从PCB设计中布线策略的分析和去耦电容的使用等几个方面讨论了解决高速PCB板的接地噪声和电磁辐射问题的方法。
上传时间: 2013-04-24
上传用户:jingfeng0192
自适应滤波器的硬件实现一直是自适应信号处理领域研究的热点。随着电子技术的发展,数字系统功能越来越强大,对器件的响应速度也提出更高的要求。 本文针对用通用DSP 芯片实现的自适应滤波器处理速度低和用HDL语言编写底层代码用FPGA实现的自适应滤波器开发效率低的缺点,提出了一种基于DSP Builder系统建模的设计方法。以随机2FSK信号作为研究对象,首先在matlab上编写了LMS去噪自适应滤波器的点M文件,改变自适应参数,进行了一系列的仿真,对算法迭代步长、滤波器的阶数与收敛速度和滤波精度进行了研究,得出了最佳自适应参数,即迭代步长μ=0.0057,滤波器阶数m=8,为硬件实现提供了参考。 然后,利用最新DSP Builder工具建立了基于LMS算法的8阶2FSK信号去噪自适应滤波器的模型,结合多种EDA工具,在EPFlOKl00EQC208-1器件上设计出了最高数据处理速度为36.63MHz的8阶LMS自适应滤波器,其速度是文献[3]通过编写底层VHDL代码设计的8阶自适应滤波器数据处理速度7倍多,是文献[50]采用DSP通用处理器TMS320C54X设计的8阶自适应滤波器处理速度25倍多,开发效率和器件性能都得到了大大地提高,这种全新的设计理念与设计方法是EDA技术的前沿与发展方向。 最后,采用异步FIFO技术,设计了高速采样自适应滤波系统,完成了对双通道AD器件AD9238与自适应滤波器的高速匹配控制,在QuartusⅡ上进行了仿真,给出了系统硬件实现的原理框图,并将采样滤波控制器与异步FIF0集成到同一芯片上,既能有效降低高频可能引起的干扰又降低了系统的成本。
上传时间: 2013-06-01
上传用户:ynwbosss
甚短距离传输(VSR)是一种用于短距离(约300 m~600m)内进行数据传输的光传输技术.它主要应用于网络中的交换机、核心路由器(CR)、光交叉连接设备(OXC)、分插复用器(ADM)和波分复用(WDM)终端等不同层次设备之间的互连,具有构建方便、性能稳定和成本低等优点,是光通信技术发展的一个全新领域,逐渐成为国际通用的标准技术,成为全光网的一个重要组成部分. 本文深入研究了VSR并行光传输系统,完成了VSR技术的核心部分--转换器子系统的设计与实现,使用现场可编程阵列FPGA(Field Programmable GateArray)来完成转换器电路的设计和功能实现.深入研究现有VSR4-1.0和VSR4-3.0两种并行传输标准,在其技术原理的基础上,提出新的VSR并行方案,提高了多模光纤带的信道利用率,充分利用系统总吞吐量大的优势,为将来向更高速率升级提供了依据.根据万兆以太网的技术特点和传输要求,提出并设计了用VSR技术实现局域和广域万兆以太网在较短距离上的高速互连的系统方案,成功地将VSR技术移植到万兆以太网上,实现低成本、构建方便和性能稳定的高速短距离传输. 本文所有的设计均在Altera Stratix GX系列FPGA的EP1SGX25F1020C7上实现,采用Altera的Quartus Ⅱ开发工具和 Verilog HDL硬件描述语言完成了VSR4-1.0转换器集成电路和万兆以太网的SERDES的设计和仿真,并给出了各模块的电路结构和仿真结果.仿真的结果表明,所有的设计均能正确的实现各自的功能,完全能够满足10Gb/s高速并行传输系统的要求.
上传时间: 2013-07-14
上传用户:han0097
本文将电路接口技术与硬件可编程技术相结合,提出了用可编程芯片来控制IDE硬盘进行高速数据记录,能够满足机载数据记录设备重量轻、容量大、速度快的要求。 论文对硬盘ATA接口标准进行了研究,对VHDL语言、现场可编程门阵列器件(FPGA)实现硬件电路的原理和方法进行了深入分析,在此基础上完成了基于FPGA的数据记录控制器的设计。文中选择了具有低功耗、低成本、高性能的FPGA芯片(型号为CycloneEP1C3T144C8),将各功能模块级联成系统在该芯片上完成了控制器系统级的设计与仿真验证,验证结果表明了用FPGA实现高速数据记录控制器的可行性。所设计的VHDL代码经QuartusⅡ综合、布局布线、管脚分配后,在FPGA内部可以达到104.46Mhz的电路工作速度,FPGA与硬盘之间采用ATA接口的UltraDMA模式2传输方式,可以达到33.3MByte/s的突发数据传输率。文中对所用到的FPGA设计技术给予了详细说明,对各功能模块的设计给予了详细阐述,对关键设计给出了VHDL源代码,还讨论了FPGA设计中时序约束的作用,给出了本文所做时序约束的方法。 本文中所论述的工作对以后机载数据记录系统的设计具有重要的铺垫作用。文中在总结所做工作的同时,还对下一步工作提出了有益的建议。
上传时间: 2013-08-05
上传用户:hanli8870
随着雷达、图像、通信等领域对信号高速处理的要求,研究人员正寻求高速的数字信号处理算法,以满足这种高速地处理数据的需要。常用的高速实时数字信号处理的器件有ASIC、可编程的数字信号处理芯片、FPGA,等等。 本文研究了时域FPGA上实现高速高阶FIR数字滤波器结构,并实现了高压缩比的LFM脉冲信号的匹配滤波。文章根据FIR数字滤波器理论,分析比较实现了FIR滤波器的方法;使用并行分布式算法,在Xilinx的VirtexⅡFPGA系列芯片上设计了高速高阶FIR滤波器。并详细进行了分析;设计出了一个256阶的线性调频脉冲压缩信号的匹配滤波器设计实例,并用ModelSim软件进行了仿真。
上传时间: 2013-07-18
上传用户:yt1993410
随着国际互联网络的迅猛发展,网络应用的不断丰富,Intenret已经从最初以学术交流为目的而演变为商业行为,网络安全性需求日益增加,高速网络安全保密成为关注的焦点,在安全得到保障的情况下,为了满足网速无限制的追求,高速网络硬件加密设备也必将成为需求热点。另一方面,IPSec协议被广泛的应用于防火墙和安全网关中,但对IPSec协议的处理会大大增加网关的负载,成为千兆网实现的瓶颈。本文便是针对上述现状,研究基于高性能FPGA实现千兆IPSec协议的设计技术。 目前,国外IPSec协议实现已经芯片化,达到几千兆的速率,但是国内产品多以软件实现,速度难以提高。本文采用的基于FPGA的IPSec技术方案,采用硬件实现隧道模式下的IPSec协议,为IP分组及其上层协议数据提供机密性、数据完整性验证以及数据源验证等安全服务。在以VPN为实施方案的基础上,构建了以KDIPSec为设备原型以IPSec协议为出发点的千兆网络系统环境模型,从硬件体系结构到各个模块的划分以及各个模块实现的功能这几个方面描述了KDIPSec实现技术,最后描述了一些关键模块的FPGA设计和和仿真。所有处理模块均在Xilinx公司的FPGA芯片中实现,处理速率超过1Gb/s。
上传时间: 2013-07-03
上传用户:wfl_yy
康华光第五版模电答案,很全的啊,每个章节都有详细的讲解
标签: 模电
上传时间: 2013-07-06
上传用户:qqiang2006
旅客列车是人们出行的重要交通工具之一,随着我国国民经济的发展,信息化时代的到来,车辆能否安全运行已经成为人们关注的焦点。在高速状态下列车车辆能否安全地停下来是安全运行的一个关键,在车辆方面上就是解决制动问题。在这样的前提下,对车辆制动系统的研究就显得必然和重要。 本次设计的任务是实时监测列车车辆的运行速度,并根据车辆制动状态,自动控制车辆的制动系统,实现车辆的制动安全防护。所以本次设计设计了一种基于ARM——高性能嵌入式微处理器、CPLD——新型高性能可编程逻辑器件、CAN总线——有效支持分布/实时控制的串行通信网络和μC/OS-II操作系统的车辆制动自动监控系统。文中介绍了车辆制动控制原理、对系统进行了总体的方案设计,介绍了嵌入式系统开发的原理及设计方法,着重讲解了以Samsung公司32位嵌入式微处理器S3C44BOX为核心的系统软硬件设计方案,并开发了基于μC/OS-II操作系统的应用程序。 应用程序模块主要包括远程通讯模块、数据采集模块、数据处理与传输模块、部件寿命记录模块、故障参数监视和报警模块。远程通讯模块将车辆制动状态以CAN总线的通讯方式上传给机车控制室主机;数据采集模块由具有高速逻辑处理能力的CPLD自动实现数据采集及电平转换,ARM控制数据采集的启动和采集结束后对数据的处理或传输;在部件寿命记录模块中电磁阀的动作次数、通电使用时间和总时间以及各传感器的通电时间和使用总时间可每隔一段时间记录下来,掉电后也不会丢失,可以作为故障发生、诊断、排除和维护的数据依据。 在实验室及模拟实验台上经过多次软、硬件结合的调试改进过程,本次设计基本上实现了车辆制动自动监控系统的功能,制动缸压力的控制特性及控制精度得到了有效的提高,在实验室调试中实现了车辆制动系统的故障检测和报警及部件的寿命记录等功能,验证了设计方案的可行性及合理性,达到了预期的设计效果。
上传时间: 2013-07-17
上传用户:yxgi5
磁通反向电机(FRM)是一种新型的双凸极永磁(DSPM)电机,它把高磁能的永磁体放在定子极的表面,永磁体易于安装.随着转子旋转,FRM定子绕组所交链的永磁磁通改变极性,这意味着比磁通脉振产生更大的磁通变化.由于FRM的绕组利用率高、结构简单、转动惯量小及适于高速运转等优点,可广泛应用于汽车制造业、航空航天等工业领域.本文将从模型建立、分析方法、性能分析等方面对该电机进行深入研究.首先,为了解FRM基本理论和掌握其基本规律,写出FRM的基本方程式;由于电机的双凸极结构以及饱和和非线性的影响,整个系统为一强非线性系统.对该电机作适当简化,建立其线性数学模型,这样有利于对FRM的定性分析,弄清其内部的基本电磁关系和基本特性.讨论了绕组电感、绕组磁链、感应电动势及绕组电流、电磁转矩等静态特性,推导出FRM的功率密度计算公式.其次,为准确计算FRM性能,要考虑磁路饱和、铁磁材料的非线性以及永磁磁场与电枢反应磁场之间的相互影响等因素,要建立FRM的非线性模型,提出用变网络等效磁路法进行分析.具体方法是建立FRM的非线性变网络等效磁路模型,推导等效磁路中各部分磁导的计算公式,用节点磁位法建立相应的方程,通过求解该非线性等效磁路方程,得到磁路各部分的磁通分布,进一步求得静态特性,计算出电磁参数.然后用FRM样机的实验结果验证理论分析的正确性.样机的理论分析结果同实验结果进行比较表明,本文所介绍的FRM变网络等效磁路模型具有较好的精度及通用性,基于等效磁网络模型的FRM电磁计算是可行的,计算结果是正确的.最后对磁通反向汽车发电机的功率密度进行分析.导出了磁通反向汽车发电机功率密度的计算公式,分析了影响电机功率密度的因素,并与电励磁汽车发电机进行了比较.
上传时间: 2013-07-30
上传用户:ljthhhhhh123
大多数现在的PCL打印机驱动程序都是将需要打印的文件(包括图形或者文本)处理成JPEG文件发送到打印机进行打印,因为这样一方面可以减少发送给打印机的数据量,一方面可以极大的简化驱动程序的开发。而在打印机内部,这些JPEG文件又被解码成BMP文件进行进一步的处理。采用这种方式工作的打印机JPEG解码的工作占据了其CPU时间的一半以上,所以JPEG文件解码引擎是打印机的核心之一,提高JPEG的解码速度对于提高打印机的处理能力至关重要。 同时,JPEG文件解码工作是一个计算密集型的作业,主要有两个办法提高它的速度:一个是设计更高效的算法,一个是采用性能更加强劲的CPU设备。在单核CPU的嵌入式环境中,JPEG编解码速度已经几乎到了极限,难有提升的空间,然而近两年多核嵌入式芯片的出现,为大幅度提升它的性能提供了可能。 本文基于嵌入式的Linux平台,采用ARM11 MPCore4核处理器,针对PCL,XL打印机控制语言的JPEG文件解码设计和实现了一个高速引擎,主要内容为: 分析和解码PCL,XL文件,提取出其中的JPEG文件。 对JPEG文件实现并行化解码,在多个处理器核上并行处理,并针对多核处理器构架进行内存读取等方面的优化。 针对多核处理器的特点和优势,设计和实现多线程调度算法。 总结和提取数据,分析多核处理器相对于单核处理器的性能提升。 另外,为便于读者理解,文中简要介绍了ARM(SIMD)指令集,嵌入式汇编以及与硬件相关的一些概念。
上传时间: 2013-06-16
上传用户:scorpion