虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

高速板

  • 基于多相滤波的宽带DDC及其FPGA实现

    随着现代雷达技术的不断发展,电子侦察设备面临电磁环境日益复杂多变,发展宽带化、数字化、多功能、软件化的电子侦察设备已是一项重要的任务.然而,目前的宽带A/D与后续DSP之间的工作速率总有一到两个数量级的差别,二者之间的瓶颈成为电子侦察系统数字化的最大障碍.通信领域软件无线电的成功应用为电子侦察系统的发展提供了一种理想模式.另一方面,微电子技术的快速发展,以及FPGA的广泛应用,在很大程度上影响了数字电路的设计与开发.这也为解决高速A/D与DSP处理能力之间的矛盾提供了一种有效的解决方法.为了解决宽带A/D与后续DSP之间的瓶颈问题,本文给出了一种基于多相滤波的宽带数字下变频结构,并从软件无线电原理出发,从理论推导和计算机仿真两方面对该结构进行了验证,并进一步给出该结构改进方案以及改进的多相滤波数字下变频结构的硬件实现方法.本文将多相滤波下变频的并行结构应用到数字下变频电路中,并在后继的混频模块中也采用并行混频的方式来实现,不仅在一定程度上解决了二者之间的瓶颈问题,同时也大大提高了实时处理速度.经过多相滤波下变频处理后的数据,在速率和数据量上都有大幅减少,达到了现有通用DSP器件处理能力的要求.另外,本人还用FPGA设计了实验电路,利用微机串口,与实验目标板进行控制和数据交换.利用FPGA的在线编程特性,可以方便灵活的对各种实现方法加以验证和比较.

    标签: FPGA DDC 多相滤波 宽带

    上传时间: 2013-04-24

    上传用户:moerwang

  • 宽带射频数字接收机实验平台的FPGA实现

    该文利用FPGA技术,设计了全概率宽带数字接收机的实验平台,并在其上提出了数字接收机实现的可行性方法,以及对这些方法的验证.该文的主要贡献和创新有以下几个方面.提出了并行结构算法的工程实现,讨论了解决前端采样的高速数据流远远超过后端DSP处理能力问题的可行性方法.利用多相滤波下变频的并行结构特点,使滤波器能够以高效的形式实现,也使得后端的混频能够工作在一个较低的速率上.经过多相滤波下变频处理后的数据,在速率和数量上都有大幅减少,达到了现有通用DSP器件的处理能力的要求.针对多相滤波下变频与短数据快速测频算法的特点,用FPGA搭建了其实验模型,并利用微机EPP接口,对实验目标板进行控制并与其进行数据交换.利用FPGA的在线编程特性,可以方便灵活对各种实现方法加以验证、比较.同时也给调试带来了方便,可以每个模块单独调试而不用改变硬件结构,使调试效率大大提高.该平台也可用来对其他数字处理算法进行实现性分析与实验.参考软件无线电设计的概念和国内外相关文献,提出了多项滤波下变频结构的FPGA实现.传统的DDC通过数字混频、滤波、抽取实现数字下变频,在高速A/D和电子侦察环境条件下商用DDC不能使用.该文采用滤波器多相分解方法,按数字混频序列划分调谐信道,使用先抽取,后低通滤波,再混频的数字下变频结构,高效实现了变载频带通信号数字下变频.结合多相滤波下变频结构、算法对测频精度及速度的要求,提出了短数据快速测频算法的具体实现,使用流水线的设计方法,提高了系统的数据吞吐率,在尽可能短的时间内提供多相滤波下变频所需的载频位置信息.以上两部分的FPGA实现除了纯粹的算法模块外,还包括测试用的外围模块,以及运行于实验平台上的控制模块、缓存、数据控制等.这些模块也用FPGA来实现.

    标签: FPGA 宽带 实验 射频

    上传时间: 2013-06-22

    上传用户:haoxiyizhong

  • 基于ARMFPGA的高速信号采集与存储系统设计

    在图像处理、航空航天、遥感测量、现代电子测试等很多领域,要求测试仪器设备能及时保存原始测试数据,用于事后数据分析和处理。同时前端探测器性能的提高,对于各种系统存储容量、体积、造价、稳定性等都提出了更高的要求。因此研制性能可靠、体积小、低成本的数据存储系统是十分必要的。 本文提出基于ARM嵌入式处理器+FPGA结构的高速信号采集与存储系统解决方案。进行了信号采集与存储系统设计。其特点是高性能、低成本、体积小。 文中利用了ARM处理器和FPGA可编程逻辑器件的特点,进行了基于本方案的硬件设计,:FPGA软件设计。叙述了PCB设计以及调试过程中需注意的问题。 系统的硬件设计以ARM和FPGA为平台,ARM处理器采用了Samsung公司的S3C2410,FPGA采用Altera公司的EP2C8。硬件设计围绕着核心芯片,进行了电源设计和ARM和FPGA外围电路设计。 ARM处理器实现了系统的控制;FPGA作为协处理器实现了FIFO,一些接口、时序控制等,协助ARM采集数据。在FPGA中实现硬件电路简化了外围电路,使得设计灵活,开发调试方便,也提高了系统的可靠性。 系统软件操作系统采用的是Linux,基于嵌入式Linux操作系统的特点,分析了系统的实时性。接着进行了Linux平台上基于Qt的用户界面应用程序设计。 最后分析了系统测试结果,并指出存在的问题和改进方法。

    标签: ARMFPGA 高速信号 采集 存储

    上传时间: 2013-07-10

    上传用户:cylnpy

  • 基于ARM与FPGA的高速数据采集技术研究

    本文研究基于ARM与FPGA的高速数据采集系统技术。论文完成了ARM+FPGA结构的共享存储器结构设计,实现了ARMLinux系统的软件设计,包括触摸屏控制、LCD显示、正弦插值算法设计以及各种显示算法设计等。同时进行了信号的高速采集和处理的实际测试,对实验测试数据进行了分析。 论文分别从软件和硬件两方面入手,阐述了基于ARM处理器和FPGA芯片的高速数据采集的硬件系统设计方法,以及基于ARMLinux操作系统的设备驱动程序设计和应用程序设计。 硬件方面,在FPGA平台上,我们首先利用乒乓操作的方式将一路高速数据信号转换成频率为原来频率1/4的4路低速数据信号,再将这四路数据分别存储到4个FIFO中,然后再对这4个FIFO中的数据拼接并存储在FPGA片上的双端口双时钟RAM中,最后将FPGA的双端口双时钟RAM挂载到ARM系统的总线上,实现了ARM和FPGA共享存储器的系统结构,使ARM处理器可以直接读取这个双端口双时钟的RAM中的数据,从而大大提高了数据采集与处理的效率。在采样频率控制电路设计方面,我们通过使FIFO的数据存储时钟降低为标准状态下的1/n实现数据采集频率降为标准状态的1/n,从而实现了由FPGA控制的可变频率的数据采集系统。 软件方面,为了更有效地管理和拓展系统功能,我们移植了ARMLinux操作系统,并在S3C2410平台上设计实现了基于Linux操作系统的触摸屏驱动程序设计、LCD驱动程序移植、自定义的FPGA模块驱动程序设计、LCD显示程序设计、多线程的应用程序设计。应用程序能够控制FPGA数据采集系统工作。 在前端采样频率为125MHz情况下,系统可以正常工作。能够实现对频率在5MHz以下的信号波形的直接显示;对5MHz至40MHz的信号,使用正弦插值算法进行处理,显示效果良好。同时这种硬件结构可扩展性强,可以在此基础上实现8路甚至16路缓冲的系统结构,可以使系统支持更高的采样频率。

    标签: FPGA ARM 高速数据 采集

    上传时间: 2013-07-04

    上传用户:林鱼2016

  • ARM开发板原理图

    ARM开发板原理图,有了这个图,可以自己做一个简易的图,从而加深自己知识的理解。

    标签: ARM 开发板原理图

    上传时间: 2013-07-17

    上传用户:zhangyigenius

  • LED显示屏单元板芯片介绍

    LED显示屏单元板芯片介绍 IC的管脚功能 IC芯片分别:74HC245、74HC595、74HC138、74HC04、4953。各IC管脚功能如下: A: 74HC245功能是放大及缓冲。各引脚如图 20 和1接电源(+5V) 19脚和10脚接电源地(GND)

    标签: LED 显示屏 单元板 芯片介绍

    上传时间: 2013-05-17

    上传用户:小杨高1

  • PCB板的线宽、覆铜厚度与通过的电流对应的关系

    PCB板的线宽、覆铜厚度与通过的电流对应的关系 宽度(mm) 电流(A) 宽度(mm) 电流(A) 宽度(mm) 电流(A)0.15 0.2 0.15 0.5 0.15

    标签: PCB 覆铜 电流

    上传时间: 2013-06-28

    上传用户:gzming

  • OFDMMIMO系统接收机关键技术研究与FPGA实现

    近年来,移动通信技术在全球范围内得到了迅猛的发展及应用,各种全新的无线通信概念层出不穷、各种新的体制及其关键技术日新月异。由于正交频分复用(OFDM)技术可以高效地利用频谱资源并有效地对抗频率选择性衰落,多入多出(MIMO)利用多个天线实现多发多收,在不增加带宽和发送功率的情况下,可以成倍提高信道容量,因此OFDM-MIMO技术被广泛认为是后三代通信系统(B3G)的关键技术,是当今移动通信领域研究的热点。 本文对OFDM-MIMO通信系统接收机的关键技术--数字下变频,OFDM同步、解调进行了相关研究,在多天线接收板的XC2VP70-5FF1704芯片上,完成了数字下变频,OFDM同步和解调的FPGA设计与实现。通过功能仿真、时序仿真、板级电路测试,验证了该设计的正确性。 本文首先介绍了OFDM基本原理以其特点,然后对同步技术和数字下变频技术作了相应的介绍。同步是OFDM系统设计中的一项关键技术,即是针对系统中存在的时间偏差、频率偏差进行定时恢复、频偏的估计与补偿,来减少各种同步偏差对系统性能的影响。数字下变频是软件无线电的核心技术之一,其基本功能是从高速中频数字信号中提取所需的窄带信号,将其下变频为基带信号,降低数据率,以供后续DSP器件作进一步处理。 在数字下变频器的设计和实现方面,本文先介绍了数字下变频器的原理和基本结构,然后根据系统要求对其进行了设计,并在实现上作了一些简化,节约了硬件资源。 在对时间同步的设计和实现方面,本文采用了利用PN序列进行时间同步的算法。在实现上根据系统实际情况将数据分为四路分别与本地PN码做滑动相关运算,更有效的利用了同步数据,达到了更好的同步性能。 在OFDM的频率同步的设计和实现方面,本文采用重复的PN码两两相关来估计频偏值,并联合一个二阶负反馈环路进行补偿。该算法利用环路自身噪声带宽抑制噪声,提高频率估计精度,并同时利用负反馈扩大频偏估计范围。本文在对算法的详细研究分析的基础上对其进行了FPGA设计与实现。

    标签: OFDMMIMO FPGA 接收机

    上传时间: 2013-04-24

    上传用户:heminhao

  • 高速FIR数字滤波器在FPGA上的实现

    常用的实时数字信号处理的器件有可编程的数字信号处理(DSP)芯片(如AD系列、TI系列)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)等。在工程实践中,往往要求对信号处理要有高速性、实时性和灵活性,而已有的一些软件和硬件实现方式则难以同时达到这几方面的要求。随着可编程逻辑器件和EDA技术的发展,使用FPGA来实现数字信号处理,既具有实时性,又兼顾了一定的灵活性。FPGA具有的灵活的可编程逻辑可以方便的实现高速数字信号处理,突破了并行处理、流水级数的限制,有效地利用了片上资源,加上反复的可编程能力,越来越受到国内外从事数字信号处理的研究者所青睐。 FIR数字滤波器以其良好的线性特性被广泛使用,属于数字信号处理的基本模块之一。本论文对基于FPGA的FIR数字滤波器实现进行了研究,所做的主要工作如下: 1.介绍了FIR数字滤波器的基本理论和FPGA的基本概况,以及FPGA设计流程、设计指导原则和常用的设计指导思想与技巧。 2.以FIR数字滤波器的基本理论为依据,使用分布式算法为滤波器的硬件实现算法,并对其进行了详细的讨论。针对分布式算法中查找表规模过大的缺点,采用优化分布式算法的多块查找表方式使得硬件规模极大的减小。 3.设计出一个192阶的FIR滤波器实例。其系统要求为:定点16位输入、定点12位系数、定点16位输出,采样率为75MHz。设计用Quartus II软件进行仿真,并将其仿真结果与Matlab仿真结果进行对比分析。 仿真结果表明,本论文设计的滤波器硬件规模较小,采样率达到了75MHz。同时只要将查找表进行相应的改动,就能分别实现低通、高通、带通FIR滤波器,体现了设计的灵活性。

    标签: FPGA FIR 数字滤波器

    上传时间: 2013-06-06

    上传用户:June

  • 基于DSP和FPGA的数字化开关电源

    文章开篇提出了开发背景。认为现在所广泛应用的开关电源都是基于传统的分立元件组成的。它的特点是频率范围窄、电力小、功能少、器件多、成本较高、精度低,对不同的客户要求来“量身定做”不同的产品,同时几乎没有通用性和可移植性。在电子技术飞速发展的今天,这种传统的模拟开关电源已经很难跟上时代的发展步伐。 随着DSP、ASIC等电子器件的小型化、高速化,开关电源的控制部分正在向数字化方向发展。由于数字化,使开关电源的控制部分的智能化、零件的共通化、电源的动作状态的远距离监测成为了可能,同时由于它的智能化、零件的共通化使得它能够灵活地应对不同客户的需求,这就降低了开发周期和成本。依靠现代数字化控制和数字信号处理新技术,数字化开关电源有着广阔的发展空间。 在数字化领域的今天,最后一个没有数字化的堡垒就是电源领域。近年来,数字电源的研究势头与日俱增,成果也越来越多。虽然目前中国制造的开关电源占了世界市场的80%以上,但都是传统的比较低端的模拟电源。高端市场上几乎没有我们份额。 本论文研究的主要内容是在传统开关电源模拟调节器的基础上,提出了一种新的数字化调节器方案,即基于DSP和FPGA的数字化PID调节器。论文对系统方案和电路进行了较为具体的设计,并通过测试取得了预期结果。测试证明该方案能够适合本行业时代发展的步伐,使系统电路更简单,精度更高,通用性更强。同时该方案也可用于相关领域。 本文首先分析了国内外开关电源发展的现状,以及研究数字化开关电源的意义。然后提出了数字化开关电源的总体设计框图和实现方案,并与传统的开关电源做了较为详细的比较。本论文的设计方案是采用DSP技术和FPGA技术来做数字化PID调节,通过数字化PID算法产生PWM波来控制斩波器,控制主回路。从而取代传统的模拟PID调节器,使电路更简单,精度更高,通用性更强。传统的模拟开关电源是将电流电压反馈信号做PID调节后--分立元器件构成,采用专用脉宽调制芯片实现PWM控制。电流反馈信号来自主回路的电流取样,电压反馈信号来自主回路的电压采样。再将这两个信号分别送至电流调节器和电压调节器的反相输入端,用来实现闭环控制。同时用来保证系统的稳定性及实现系统的过流过压保护、电流和电压值的显示。电压、电流的给定信号则由单片机或电位器提供。再次,文章对各个模块从理论和实际的上都做了仔细的分析和设计,并给出了具体的电路图,同时写出了软件流程图以及设计中应该注意的地方。整个系统由DSP板和ADC板组成。DSP板完成PWM生成、PID运算、环境开关量检测、环境开关量生成以及本地控制。ADC板主要完成前馈电压信号采集、负载电压信号采集、负载电流信号采集、以及对信号的一阶数字低通滤波。由于整个系统是闭环控制系统,要求采样速率相当高。本系统采用FPGA来控制ADC,这样就避免了高速采样占用系统资源的问题,减轻了DSP的负担。DSP可以将读到的ADC信号做PID调节,从而产生PWM波来控制逆变桥的开关速率,从而达到闭环控制的目的。 最后,对数字化开关电源和模拟开关电源做了对比测试,得出了预期结论。同时也提出了一些需要改进的地方,认为该方案在其他相关行业中可以广泛地应用。模拟控制电路因为使用许多零件而需要很大空间,这些零件的参数值还会随着使用时间、温度和其它环境条件的改变而变动并对系统稳定性和响应能力造成负面影响。数字电源则刚好相反,同时数字控制还能让硬件频繁重复使用、加快上市时间以及减少开发成本与风险。在当前对产品要求体积小、智能化、共通化、精度高和稳定度好等前提条件下,数字化开关电源有着广阔的发展空间。本系统来基本上达到了设计要求。能够满足较高精度的设计要求。但对于高精度数字化电源,系统还有值得改进的地方,比如改进主控器,提高参考电压的精度,提高采样器件的精度等,都可以提高系统的精度。 本系统涉及电子、通信和测控等技术领域,将数字PID算法与电力电子技术、通信技术等有机地结合了起来。本系统的设计方案不仅可以用在电源控制器上,只要是相关的领域都可以采用。

    标签: FPGA DSP 数字化 开关电源

    上传时间: 2013-06-21

    上传用户:498732662