激光测距是激光技术在军事上最早和最成熟的应用，自1961．年美国休斯飞机公司研制成功世界上第一台激光测距机之后，激光测距技术发展迅速。如今，它已经被广泛运用于军用领域和民用领域。为了进一步提高我国激光测距水平，研制更高性能激光测距机依然是我国国防科技研究中的重要课题之一。其中，测距精度是激光测距机的一个重要参数。而激光测距机能否准确的检测激光回波信号将直接影响测距精度。 脉冲激光测距系统主要包括激光发射子系统、激光回波探测子系统、回波检测与主控子系统、终端显示子系统等组成。其中设计高精度激光回波检测与主控子系统是实现高精度激光测距的核心问题。传统激光回波检测与主控子系统通常采用分立元件和小规模集成电路设计，电路复杂且精度较低。随着数字电路设计技术的发展，已出现大规模可编程逻辑器件FPGA(现场可编程门阵列)和CPLD(复杂可编程逻辑器件)。采用FPGA代替传统的分立元件和小规模集成电路来设计激光回波检测与主控子系统，不仅提高了回波检测精度，同时简化了整个测距系统的设计。 本文研究了将激光回波信号直接送入FPGA进行检测的方案。同时，采用这种方案设计了一种激光回波检测系统，并把它成功运用在一引信项目中。这种方案电路设计简单，易于实现。在实际应用中，由于激光回波探测子系统只是完成由光信号到电信号的转换及简单放大，理论分析和试验结果均表明，采用该方案进行回波检测的精度较低，这种回波检测方法也只能应用在测距精度要求低的项目中。 为了满足另一高精度测距项目的需要，在FPGA直接进行激光回波检测方案的基础上，设计了一种高精度激光回波检测系统。文中介绍了其实现原理，理论上分析了该系统所能达到的回波检测精度及整机测距系统的测距精度。与第一种方案相比，该方案引入了超高速数据采集电路。由于采样速率高达lGsps，该方案实现的难点在于如何保证数据采集电路的稳定工作。文中从总体方案的设计，到器件的选型，硬件电路板的实现等方面做了详细的阐述，最终完成了系统硬件电路设计。接着介绍了系统程序设计。后面给出了试验测试结果，该系统工作稳定，性能良好。系统设计中引入的超高速数据采集电路有着广泛的应用，为其他相关设计提供了参考。最后，对全文做了工作总结，并给出了接下来的后续工作与展望。 本文在高速FPGA对激光回波信号检测方向取得了一定的成果，为进一步研究提供了参考价值。
上传时间： 2013-06-13
上传用户：cy1109
本文提出了一种高速Viterbi译码器的FPGA实现方案。这种Viterbi译码器的设计方案既可以制成高性能的单片差错控制器，也可以集成到大规模ASIC通信芯片中，作为全数字接收的一部分。 本文所设计的Viterbi译码器采用了基四算法，与基二算法相比，其译码速率在理论上约提升一倍。加一比一选单元是Viterbi译码器最主要的瓶颈所在，本文在加一比一选模块中采用了全并行结构的设计方法，这种方法虽然增加了硬件的使用面积，却有效的提高了译码器的速率。在幸存路径管理部分采用了两路并行回溯的设计方法，与寄存器交换法相比，回溯算法更适用于FPGA开发设计。为了提高译码性能，减小译码差错，本文采用较大译码深度的回溯算法以保证幸存路径进行合并。实现了基于FPGA的误码测试仪，在FPGA内部完成误码验证和误码计数的工作。 与基于软件实现译码过程的DSP芯片不同，FPGA芯片完全采用硬件平台对Viterbi译码器加以实现，这使译码速率得到很大的提升。针对于具体的FPGA硬件实现，本文采用了硬件描述语言VHDL来完成设计。通过对译码器的综合仿真和FPGA实现验证了该方案的可行性。译码器的最高译码输出速率可以达到60Mbps。
上传时间： 2013-04-24
上传用户：181992417
随着信息社会的发展，人们要处理的各种信息总量变得越来越大，尤其在处理大数据量与实时处理数据方面，对处理设备的要求是非常高的。为满足这些要求，实时快速的各种CPU、处理板应运而生。这类CPU与板卡处理数据速度快，效率高，并且不断的完善与发展。此类板卡要求与外部设备通讯，同时也要进行内部的数据交换，于是板卡的接口设备调试与内部数据交换也成为必须要完成的工作。本文所作的工作正是基于一种高速通用信号处理板的外部接口和内部数据通道的设计。 本文首先介绍了通用信号处理板的应用开发背景，包括此类板卡使用的处理芯片、板上设备、发展概况以及和外部相连的各种总线概况，同时说明了本人所作的主要工作。 其次，介绍了PCI接口的有关规范，给出了通用信号处理板与CPCI的J1口的设计时序；介绍了DDR存储器的概况、电平标准以及功能寄存器，并给出了与DDR．存储器接口的设计时序；介绍了片上主要数据处理器件TS-202的有关概况，设计了板卡与DSP的接口时序。 再次，介绍了Altera公司FPGA的程序设计流程，并使用VHDL语言编程完成各个模块之间的数据传递，并重点介绍了DDR控制核的编写。 再次，介绍了WDM驱动程序的结构，程序设计方法等。 最后，通过从工控机向通用信号处理板写连续递增的数据验证了整个系统已经正常工作。实现了信号处理板内部数据通道设计以及与外部接口的通讯；并且还提到了对此设计以后地完善与发展。 本文所作的工作如下： 1、设计完成了处理板各接口时序，使处理板可以从接口接受/发送数据。 2、完成了FPGA内部的数据通道的设计，使数据可以从CPCI准确的传送到DSP进行处理，并编写了DSP的测试程序。 3、完成了DDR SDRAM控制核的VHDL程序编写。 4、完成了PCI驱动程序的编写。
上传时间： 2013-06-30
上传用户：唐僧他不信佛
随着空间科学任务的增加,需要处理的空间科学数据量激增,要求建立一个高速的空间数据连接网络.高速复接器作为空间飞行器星上网络的关键设备,其性能对整个空间数据网络的性能起着重要影响.该文阐述了利用先入先出存储器FIFO进行异步速率调整,应用VHDL语言和可编程门阵列FPGA技术,对多个信号源数据进行数据打包、信道选通调度和多路复接的方法.设计中,用VHDL语言对高速复接器进行行为级建模,为了验证这个模型,首先使用软件进行仿真,通过编写testbench程序模拟FIFO的动作特点,对程序输入信号进行仿真,在软件逻辑仿真取得预期结果后,继续设计硬件电路,设计出的实际电路实现了将来自两个不同速率的信源数据(1394总线数据和1553B总线数据)复接成一路符合CCSDS协议的位流业务数据.在实验调试中对FPGA的输出数据进行检验,同时对设计方法进行验证.验证结果完全符合设计目标.应用硬件可编程逻辑芯片FPGA设计高速复接器,大幅度提高了数据的复接速率,可应用于未来的星载高速数据系统中,能够完成在轨系统的数据复接任务.
上传时间： 2013-07-17
上传用户：wfl_yy
DFT(离散傅立叶变换)作为将信号从时域转换到频域的基本运算,在各种数字信号处理中起着核心作用
上传时间： 2013-08-04
上传用户：wangdean1101
在图像处理、航空航天、遥感测量、现代电子测试等很多领域，要求测试仪器设备能及时保存原始测试数据，用于事后数据分析和处理。同时前端探测器性能的提高，对于各种系统存储容量、体积、造价、稳定性等都提出了更高的要求。因此研制性能可靠、体积小、低成本的数据存储系统是十分必要的。 本文提出基于ARM嵌入式处理器+FPGA结构的高速信号采集与存储系统解决方案。进行了信号采集与存储系统设计。其特点是高性能、低成本、体积小。 文中利用了ARM处理器和FPGA可编程逻辑器件的特点，进行了基于本方案的硬件设计，：FPGA软件设计。叙述了PCB设计以及调试过程中需注意的问题。 系统的硬件设计以ARM和FPGA为平台，ARM处理器采用了Samsung公司的S3C2410，FPGA采用Altera公司的EP2C8。硬件设计围绕着核心芯片，进行了电源设计和ARM和FPGA外围电路设计。 ARM处理器实现了系统的控制；FPGA作为协处理器实现了FIFO，一些接口、时序控制等，协助ARM采集数据。在FPGA中实现硬件电路简化了外围电路，使得设计灵活，开发调试方便，也提高了系统的可靠性。 系统软件操作系统采用的是Linux，基于嵌入式Linux操作系统的特点，分析了系统的实时性。接着进行了Linux平台上基于Qt的用户界面应用程序设计。 最后分析了系统测试结果，并指出存在的问题和改进方法。
上传时间： 2013-07-10
上传用户：cylnpy
本文研究基于ARM与FPGA的高速数据采集系统技术。论文完成了ARM+FPGA结构的共享存储器结构设计，实现了ARMLinux系统的软件设计，包括触摸屏控制、LCD显示、正弦插值算法设计以及各种显示算法设计等。同时进行了信号的高速采集和处理的实际测试，对实验测试数据进行了分析。 论文分别从软件和硬件两方面入手，阐述了基于ARM处理器和FPGA芯片的高速数据采集的硬件系统设计方法，以及基于ARMLinux操作系统的设备驱动程序设计和应用程序设计。 硬件方面，在FPGA平台上，我们首先利用乒乓操作的方式将一路高速数据信号转换成频率为原来频率1/4的4路低速数据信号，再将这四路数据分别存储到4个FIFO中，然后再对这4个FIFO中的数据拼接并存储在FPGA片上的双端口双时钟RAM中，最后将FPGA的双端口双时钟RAM挂载到ARM系统的总线上，实现了ARM和FPGA共享存储器的系统结构，使ARM处理器可以直接读取这个双端口双时钟的RAM中的数据，从而大大提高了数据采集与处理的效率。在采样频率控制电路设计方面，我们通过使FIFO的数据存储时钟降低为标准状态下的1/n实现数据采集频率降为标准状态的1/n，从而实现了由FPGA控制的可变频率的数据采集系统。 软件方面，为了更有效地管理和拓展系统功能，我们移植了ARMLinux操作系统，并在S3C2410平台上设计实现了基于Linux操作系统的触摸屏驱动程序设计、LCD驱动程序移植、自定义的FPGA模块驱动程序设计、LCD显示程序设计、多线程的应用程序设计。应用程序能够控制FPGA数据采集系统工作。 在前端采样频率为125MHz情况下，系统可以正常工作。能够实现对频率在5MHz以下的信号波形的直接显示；对5MHz至40MHz的信号，使用正弦插值算法进行处理，显示效果良好。同时这种硬件结构可扩展性强，可以在此基础上实现8路甚至16路缓冲的系统结构，可以使系统支持更高的采样频率。
上传时间： 2013-07-04
上传用户：林鱼2016
软件无线电是二十世纪九十年代提出的一种实现无线通信的体系结构，被认为是继模拟通信、数字通信之后的第三代无线电通信技术。它的中心思想是：构造一个开放性、标准化、模块化的通用硬件平台，并使宽带模数和数模转换器尽可能靠近天线，从而将各种功能，如工作频段、调制解调类型、数据格式、加密模式、通信协议等用软件来完成。 本论文首先介绍了软件无线电的基本原理和三种结构形式，综述了软件无线电的几项关键技术及其最新研究进展。其中调制解调模块是软件无线电系统中的重要部分，集中体现了软件无线电最显著的优点——灵活性。目前这一部分的技术实现手段多种多样。随着近几年来芯片制造工艺的飞速发展，可编程器件FPGA以其高速的处理性能、高容量和灵活的可重构能力，成为实现软件无线电技术的重要手段。 本论文调制解调系统的设计，选择有代表性的16QAM和QPSK两种方式作为研究对象，采用SystemView软件作为系统级开发工具进行集成化设计。在实现系统仿真和FPGA整体规划后，着重分析用VHDL实现其中关键模块以及利用嵌入FPGA的CPU核控制调制解调方式转换的方法。同时，在设计中成功地调用了Xilinx公司的IP核，实现了设计复用。由于FPGA内部逻辑可以根据需要进行重构，因而硬件的调试和升级变得很容易，而内嵌CPU使信号处理过程可以用软件进行控制，充分体现了软件无线电的灵活性。 通过本论文的研究，初步验证了在FPGA内实现数字调制解调过程及控制的技术可行性和应用的灵活性，并对将来的扩展问题进行了研究和讨论，为实现完整的软件无线电系统奠定了基础。
上传时间： 2013-04-24
上传用户：libenshu01
目前,以互联网业务为代表的网络应用,正快速地向包括数据、语音、图像的综合宽带多媒体方向发展,构建宽带化、大容量、全业务、智能化的现代通信网络已成为大势所趋.宽带无线接入(BWA)凭借其组网快速灵活、运营维护方便及成本较低等竞争优势,迅速成为市场热点,各种微波、无线通信领域的先进手段和方法不断引入,各种宽带无线接入技术迅速涌现.由于BWA要用于非视距传输,所以必须考虑无线信道的多经效应.而OFDM技术凭借着鲁棒的对抗频率选择性衰落能力和极高频谱效率引起了学术界和工业界的高度重视.其基本思想是把调制在单载波上的高速串行数据流,分成多路低速的数据流,调制到多个正交载波上并行传输,这样在传输时,虽然整个信道是频率选择性衰落,但是各个子信道却是平坦衰落,有效对抗了多经效应,同时由于各个子载波是正交的,极大提高了频谱效率.可以预料的是,随着通信系统将向基于IPv6核心网的全IP包的传输方向发展,越来越多的通信系统将具有"突发模式"的特征.本文关注的正是突发OFDM系统接收机设计和实现.由于IEEE 802.11a无线局域网是OFDM技术第一次真正的应用于突发系统,实现了面向IP的无线宽带传输,所以基于IEEE 802.11a的突发OFDM系统有着重要的借鉴和研究价值,本文也正是围绕着这个中心而展开.本文的各章节安排如下:在第一章中主要介绍OFDM的技术原理和在宽带无线接入中的应用,同时引出本文所关注的突发OFDM接收机设计.在第二章中先介绍了相干接收和信道估计的概念,重点分析了本文所采用的WLAN信道模型和信道估计算法,然后在得到同步误差表达式的基础上,先用星座图直观的表现OFDM系统中各种同步误差的影响,再从信噪比损失的角度对符种同步误差进行分析.第三章是本文的重点之一,在本章中对基于IEEE 802.11a的各种同步算法包括帧检测和符号定时、载波同步和采样时钟同步进行仿真和比较,并针对适合FPGA实现的同步算法进行了重点的分析.第四章也是本文的重点之一,提出了整个OFDM系统平台的硬件结构和基于IEEE 802.11a的接收机FPGA设计方案,然后从整体上介绍了接收机的实现结构,并给出了接收机各个模块的具体设计,最后对整个系统调试过程和测试结果进行了分析.
上传时间： 2013-04-24
上传用户：zhoujunzhen
合成孔径雷达的实时信号处理系统,可以分成相对独立的几个阶段,即A/D变换和缓存、距离向预处理器、方位向预处理器、距离向压缩处理、转置存储器、方位向压缩处理、逆转置存储器.合成孔径雷达预处理的目的,就是缓解高处理数据率和低传输数据率的矛盾,使得在不太影响成像质量的前提下,尽量减少传输的数据率,有利于后续处理的硬件实现,做到实时处理.论文结合电子所合成孔径雷达实时成像处理系统,设计开发了基于Xilinx Virtex-E FPGA的星载SAR高速预处理板,该信号处理板处理能力强,结构紧凑,运行效率高;其硬件电路的设计思路和结构形式有很强的通用性和使用价值.论文重点研究了预处理的核心部分—固定系数FIR滤波器的设计问题.而固定系数FIR滤波器的实现问题的重点又是FPGA内部的固定系数FIP滤波器实现问题,针对FPGA内部的查找表资源,我们选择目前流行的分布式算法来实现FIR滤波器的设计.对比于预处理器中其他滤波器设计方案,基于FPGA分布式算法的FIR滤波器的设计,避免了乘累加运算,提高了系统运行的速度并且节省了大量的FPGA资源.并且由于FPGA可编程的特性,所以可以灵活的改变滤波器的系数和阶数.所设计的电路简单高速,工作正常、可靠,完全满足了预处理器设计的技术要求.随着超大规模集成电路技术,高密度存储器技术,计算机技术的发展,一个全数字化的机载实时成像处理系统的研制,已经不是非常困难的事情了.而在现有条件下,全数字化的高分辨率星载实时成像处理系统的研制,将是一个非常具有挑战意义的课题,论文以星载SAR的预处理器设计为例,抛砖引玉,希望对未来全数字化星载实时成像处理系统的研制起到一定参考价值.
上传时间： 2013-07-03
上传用户：lanhuaying
