虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

高速实现

  • 一种点对点高速通信控制器的设计与实现

    为了提高CPU模块之间的点对点通信速率,通过对以太网控制器MAC的研究,设计出一种点对点高速通信控制器。该控制器是基于媒体无关接口MII和以太网收发器的点对点高速通信控制器。利用VHDL语言编写该控制器的相关代码,使用MAXPLUSⅡ对该控制器的数据发送和数据接收进行仿真,并在实验室样机上进行实现。仿真结果和实验结果表明这种点对点高速通信控制器的设计方法是可行的。

    标签: 点对点 控制器 高速通信

    上传时间: 2013-11-09

    上传用户:zhangxin

  • 基于RocketIO的高速串行协议设计与实现

    采用Xilinx 公司Virtex- II Pro 系列FPGA 内嵌得SERDES 模块———RocketIO 作为高速串行协议的物理层, 利用其8B/10B的编解码和串化、解串功能, 实现了两板间基于数据帧的简单高速串行传输, 并在ISE 环境中对整个协议进行了仿真, 当系统频率为100MHz, 串行速率在2Gbps 时, 在验证板上用chipscope 抓取的数据表明能够实现两板间数据的高速无误串行传输。关键词: RocketIO;高速串行传输;SERDES;协议

    标签: RocketIO 高速串行 协议设计

    上传时间: 2013-10-21

    上传用户:xy@1314

  • 基于FPGA 的低成本长距离高速传输系统的设计与实现

    为解决目前高速信号处理中的数据传输速度瓶颈以及传输距离的问题,设计并实现了一种基于FPGA 的高速数据传输系统,本系统借助Altera Cyclone III FPGA 的LVDS I/O 通道产生LVDS 信号,稳定地完成了数据的高速、远距离传输。系统所需的8B/10B 编解码、数据时钟恢复(CDR)、串/并行转换电路、误码率计算模块均在FPGA 内利用VHDL 语言设计实现,大大降低了系统互联的复杂度和成本,提高了系统集成度和稳定性。

    标签: FPGA 高速传输

    上传时间: 2013-11-25

    上传用户:爺的气质

  • 基于FPGA实现的高速串行交换模块实现方法研究

    采用Xlinx公司的Virtex5系列FPGA设计了一个用于多种高速串行协议的数据交换模块,并解决了该模块实现中的关键问题.该交换模块实现4X模式RapidIO协议与4X模式PCI Express协议之间的数据交换,以及自定义光纤协议与4X模式PCI Express协议之间的数据交换,实现了单字读写以及DMA操作,并提供高速稳定的传输带宽.

    标签: FPGA 高速串行 模块 实现方法

    上传时间: 2013-10-19

    上传用户:angle

  • 采用高速串行收发器Rocket I/O实现数据率为2.5 G

    摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议 为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。

    标签: Rocket 2.5 高速串行 收发器

    上传时间: 2013-10-13

    上传用户:lml1234lml

  • 基于FPGA的高速串行传输接口研究与实现

    摘 要:介绍了FPGA最新一代器件Virtex25上的高速串行收发器RocketIO。基于ML505开发平台构建了一个高速串行数据传输系统,重点说明了该系统采用RocketIO实现1. 25Gbp s高速串行传输的设计方案。实现并验证了采用FPGA完成千兆串行传输的功能目标,为后续采用FPGA实现各种高速协议奠定了良好的基础。关键词: FPGA;高速串行传输; RocketIO; GTP 在数字系统互连设计中,高速串行I/O技术取代传统的并行I/O技术成为当前发展的趋势。与传统并行I/O技术相比,串行方案提供了更大的带宽、更远的距离、更低的成本和更高的扩展能力,克服了并行I/O设计存在的缺陷。在实际设计应用中,采用现场可编程门阵列( FPGA)实现高速串行接口是一种性价比较高的技术途径。

    标签: FPGA 高速串行 传输接口

    上传时间: 2013-10-22

    上传用户:semi1981

  • 基于PCI Express总线高速数据采集卡的设计与实现

    本文介绍一种基于PCI Express 总线的高速数据采集卡的设计方案及功能实现。给出系统的基本结构及单元组成,重点阐述系统硬件设计的关键技术和本地总线的控制逻辑,详细探讨了基于DriverWorks 的设备驱动程序的开发以及上层应用软件的设计。该系统通过实践验证,可用于卫星下行高速数据的接收并可适用于其他高速数据采集与处理系统。关键词:PCI Express 总线 PCIE PEX8311 DMA 板卡驱动 随着空间科学和空间电子学技术的飞速发展,空间科学实验的种类和数量以及科学实验所产生的数据量不断增加。为了使地面接收处理系统能够实时处理和显示科学图像数据,必须要设计出新的地面数据接收处理系统,实现大量高速数据的正确接收采集、处理以及存储。为了满足地面系统的要求,并为以后的计算机系统升级提供更广阔的空间,本系统拟采用第三代I/O 互连技术PCI Express(简称PCI-E)作为本数据采集卡的进机总线形式。本文通过对PCI-E 总线专用接口芯片PLX 公司的PEX8311 性能分析,特别是对突发读、写和DMA读操作的时序研究,设计出本地总线的可编程控制逻辑,并详细讨论了整个PCI-E 高速数据采集卡的硬件设计方案,以及WDM 驱动程序和上层应用程序的设计方法。

    标签: Express PCI 总线 卡的设计

    上传时间: 2013-10-28

    上传用户:tianyi996

  • 指南描述了如何实现小型且高速的中断驱动步进马达控制器

    指南描述了如何实现小型且高速的中断驱动步进马达控制器

    标签: 中断 驱动 步进马达 控制器

    上传时间: 2014-06-15

    上传用户:Breathe0125

  • 一个并行高速乘法器芯片的设计与实现

    一个并行高速乘法器芯片的设计与实现

    标签: 并行 乘法器 片的设计

    上传时间: 2014-01-08

    上传用户:虫虫虫虫虫虫

  • CEDraw是一个在WinCE中实现高速画图的库

    CEDraw是一个在WinCE中实现高速画图的库

    标签: CEDraw WinCE 画图

    上传时间: 2015-03-02

    上传用户:zhaiye