随着计算机及其外围设备的发展，传统的并行接口和串行接口在灵活性和接口扩展等方面存在的缺陷愈来愈不可回避，并逐渐成为计算机通信的瓶颈。在这种情况下，通用串行总线(Universal Serial Bus，USB)诞生了。USB由于具有传输速率高、价格便宜、使用方便、灵活性高、支持热插拔、接口标准化和易于扩展等优点，目前已经成为计算机外设接口的主流技术，在计算机外围设备和消费类电子领域正获得越来越多的应用。 @@ 本文基于USB2．0协议规范，设计了一款支持高速和全速传输的USB2．0设备控制器IP核。文中着重介绍了这款设备控制器IP核的设计和FPGA验证工作，详细研究并分析了USB2．0规范，根据规范提出了一种USB2．0设备控制器整体构架方案，描述了各个功能子模块硬件电路的功能及实现。从可重用的角度出发，对设备控制器模块进行优化设计，增加多个灵活的配置选项，根据不同的应用对硬件进行配置，使其在满足要求的情况下去除冗余电路，以减少占用面积和功耗，从而使其灵活地应用于各种USB系统。本文还研究了IP核的验证方法，并对所设计的USB2．0设备控制器建立了功能完备的ModelSim仿真验证环境，搭建了FPGA硬件验证平台，设计了具有AHB接口的设备控制器和带有8051的设备控制器，并分别在FPGA平台上进行了功能验证。 @@ 本文所设计的USB2．0设备控制器IP核可配置性高，使用者可以自由配置所需端点的个数以及每个端点类型等，可以集成于多种USB系统中，适于各类USB设备的开发。本课题所取得的成果为USB2．0设备类的研究和开发积累了经验，并为后来实验室某项目测试芯片的USB数据采集提供了参考方案，也为未来USB3．0接口IP核的开发和应用奠定了基础。 @@关键词USB2．0控制器；IP核；FPGA；验证
上传时间： 2013-06-30
上传用户：nanfeicui
随着半导体制造技术不断的进步，SOC(System On a Chip)是未来IC产业技术研究关注的重点。由于SOC设计的日趋复杂化，芯片的面积增大，芯片功能复杂程度增大，其设计验证工作也愈加繁琐。复杂ASIC设计功能验证已经成为整个设计中最大的瓶颈。 使用FPGA系统对ASIC设计进行功能验证，就是利用FPGA器件实现用户待验证的IC设计。利用测试向量或通过真实目标系统产生激励，验证和测试芯片的逻辑功能。通过使用FPGA系统，可在ASIC设计的早期，验证芯片设计功能，支持硬件、软件及整个系统的并行开发，并能检查硬件和软件兼容性，同时还可在目标系统中同时测试系统中运行的实际软件。FPGA仿真的突出优点是速度快，能够实时仿真用户设计所需的对各种输入激励。由于一些SOC验证需要处理大量实时数据，而FPGA作为硬件系统，突出优点是速度快，实时性好。可以将SOC软件调试系统的开发和ASIC的开发同时进行。 此设计以ALTERA公司的FPGA为主体来构建验证系统硬件平台，在FPGA中通过加入嵌入式软核处理器NIOS II和定制的JTAG(Joint Test ActionGroup)逻辑来构建与PC的调试验证数据链路，并采用定制的JTAG逻辑产生测试向量，通过JTAG控制SOC目标系统，达到对SOC内部和其他IP(IntellectualProperty)的在线测试与验证。同时，该验证平台还可以支持SOC目标系统后续软件的开发和调试。 本文介绍了芯片验证系统，包括系统的性能、组成、功能以及系统的工作原理；搭建了基于JTAG和FPGA的嵌入式SOC验证系统的硬件平台，提出了验证系统的总体设计方案，重点对验证系统的数据链路的实现进行了阐述；详细研究了嵌入式软核处理器NIOS II系统，并将定制的JTAG逻辑与处理器NIOS II相结合，构建出调试与验证数据链路；根据芯片验证的要求，设计出软核处理器NIOS II系统与PC建立数据链路的软件系统，并完成芯片在线测试与验证。 本课题的整体任务主要是利用FPGA和定制的JTAG扫描链技术，完成对国产某型DSP芯片的验证与测试，研究如何构建一种通用的SOC芯片验证平台，解决SOC验证系统的可重用性和验证数据发送、传输、采集的实时性、准确性、可测性问题。本文在SOC验证系统在芯片验证与测试应用研究领域，有较高的理论和实践研究价值。
上传时间： 2013-05-25
上传用户：ccsp11
信息安全在当今的社会生产生活中已经被广为关注，对敏感信息进行加密是提高信息安全性的一种常见的和有效的手段。 常见的加密方法有软件加密和硬件加密。软件加密的方法因为加密速度低、安全性差以及安装不便，在一些高端或主流的加密处理中都采用硬件加密手段对数据进行处理。硬件加密设备如加密狗和加密卡已经广泛地应用于信息加密领域当中。 但是加密卡和加密狗因为采用的是多芯片结构，即采用独立的USB通信芯片和独立的加密芯片来分别实现数据的USB传输和加密功能，如果在USB芯片和加密芯片之间进行数据窃听的话，很轻易地就可以获得未加密的明文数据。作者提出了一种新的基于单芯片实现的USB加密接口芯片的构想，采用一块芯片实现数据的USB2.0通信和AES加密功能，命名为USB2.0加密接口芯片。 USB2.0加密接口芯片采用了USB2.0接口标准和AES加密算法。该加密芯片可以实现与主机的快速通信，具有快速的密码处理能力，对外提供USB接口，支持基于USB密码载体的自身安全初始化方式。 根据设计思想，课题研究并设计了USB2.0加密接口芯片的总体硬件架构，设计了USB模块和AES加密模块。为了解决USB通信模块与AES加密模块之间存在的数据处理单元匹配以及速度匹配问题，本文设计了AESUSB缓冲器，优化了AES有限域加密算法。最后，利用VerilogHDL语言在FPGA芯片上实现了USB2.0加密接口芯片的功能，并在此基础之上对加密芯片的通信和加密性能进行了测试和验证。
上传时间： 2013-05-24
上传用户：黄华强
FPGA(Field Programmable Gate Arrays)是目前广泛使用的一种可编程器件，FPGA的出现使得ASIC(Application Specific Integrated Circuits)产品的上市周期大大缩短，并且节省了大量的开发成本。目前FPGA的功能越来越强大，满足了目前集成电路发展的新需求，但是其结构同益复杂，规模也越来越大，内部资源的种类也R益丰富，但同时也给测试带来了困难，FPGA的发展对测试的要求越来越高，对FPGA测试的研究也就显得异常重要。 本文的主要工作是提出一种开关盒布线资源的可测性设计，通过在FPGA内部加入一条移位寄存器链对开关盒进行配置编程，使得开关盒布线资源测试时间和测试成本减少了99％以上，而且所增加的芯片面积仅仅在5％左右，增加的逻辑资源对FPGA芯片的使用不会造成任何影响，这种方案采用了小规模电路进行了验证，取得了很好的结果，是一种可行的测试方案。 本文的另一工作是采用一种FPGA逻辑资源的测试算法对自主研发的FPGA芯片FDP250K的逻辑资源进行了严格、充分的测试，从FPGA最小的逻辑单元LC开始，首先得到一个LC的测试配置，再结合SLICE内部两个LC的连接关系得到一个SLICE逻辑单元的4种测试配置，并且采用阵列化的测试方案，同时测试芯片内部所有的逻辑单元，使得FPGA内部的逻辑资源得完全充分的测试，测试的故障覆盖率可达100％，测试配置由配套编程工具产生，测试取得了完满的结果。
上传时间： 2013-06-11
上传用户：唐僧他不信佛
随着集成电路技术的飞速发展，芯片的规模越来越大，集成度越来越高，工作频率越来越快，但是芯片的设计能力却面临巨大的挑战。而IP核的重用则是解决当今芯片设计所面临问题的最有效的解决方法。 MDIO接口模块为以太网接口芯片中MAC层对PHY器件的控制管理接口。随着以太网技术的快速发展以及MAC应用越来越广泛，MDIO接口模块的应用也越来越多，因此将MDIO接口模块设计成可重用的IP核对于以各种太网接口集成芯片的设计具有很重要的作用。 本文详细描述了MDIO接口模块IP核的设计，介绍了该IP核的系统结构以及各个子模块的详细设计方法，对此IP核进行了仿真验证，最后进行了FPGA测试，功能和性能达到了要求，最终通过了IP审核流程并且已成功应用于企业的以太网接口芯片中。
上传时间： 2013-06-20
上传用户：lishuoshi1996
随着人们对软件产品质量要求的不断提高,软件测试技术得到越来越多的重视和应用。本文深入研究嵌入式软件的测试技术,并将研究成果应用到测试实践中。论文的主要工作有： 嵌入式软件作为一种特殊的软件,符合软件的大多数特征,要研究嵌入式软件测试就必须先了解软件测试。本文研究了软件测试基本理论和通用测试技术,对当前国内外软件测试研究现状和热点做了综合分析,为下一步研究工作打下了测试理论基础。同时,针对嵌入式系统软件的特点,研究了针对于嵌入式系统的软件测试技术,分析了嵌入式系统软件的特征及测试要求。 构建了针对嵌入式系统软件测试的完备的测试策略是本文的重点之一。它旨在建立符合嵌入式系统软件特性的测试策略。包括测试模型的建立、单元测试、软件集成测试、软件与硬件集成测试、系统测试、确认测试及回归测试。通过对嵌入式系统软件测试的研究,实现了对嵌入式系统软件测试策略的优化。 在对建立嵌入式系统软件测试环境的研究中,应用了交叉开发测试环境的概念并研究了基于驻留监控软件、指令集模拟器以及基于JTAG的调试代理的交叉测试方法。最后搭建了基于ARM-Linux的嵌入式系统软件测试环境。 依据嵌入式系统软件测试的策略并根据语言学习系统的特点进行了有针对性的测试。在针对语言学习系统进行的软件测试设计和测试实施全过程中,验证了所提出的测试策略和测试模型,确保语言学习系统的软件质量的同时提高了测试效率。
上传时间： 2013-04-24
上传用户：qweqweqwe
材料试验机是测定材料机械性能的基本设备之一，应用范围广泛。它主要由机械、加载及测试等系统组成，其中测试系统是试验机不可缺少的组成部分，它对试验机的性能又起着决定性作用。随着实验科学的发展、科技的进步以及应用需求的增加，旧有的测试系统已逐渐不能适应人们的测试需求，为了扩大传统材料试验机的应用范围，全面提高测量的准确性、实验效率和智能化水平，越来越多的高新技术正在被引入到材料试验机测试系统领域。 本课题属于企业委托的技术开发项目，其目的是开发一套用于材料性能测试的试验机测试系统。针对项目委托方提出的功能要求，经过对试验机测试技术及其发展趋势的研究分析，最终确定采用USB总线技术，设计一款基于32位嵌入式微处理器ARM的集数据采集、分析、显示为一体的试验机测试系统。 基于课题的研究内容，本文在分析研究USB和ARM技术的基础上，围绕着设计目标，从整体方案的选择、测试系统的软硬件设计等方面阐述了主要开展的设计研究工作。重点对系统硬件电路设计、固件程序设计、设备驱动程序设计和应用程序设计的实现进行了深入论述。 为验证所设计的测试系统是否达到实际要求，本文采用实测的方式进行测试研究。测试结果表明，本测试系统工作稳定可靠，各项功能均达到了预定的设计要求。
上传时间： 2013-04-24
上传用户：pei5
本文首先介绍了主流8位MCU(微控制器)的通用架构，通过比较分析主流国际MCU半导体供应商的MCU产品，结合作者在德国英飞凌公司的项目实践，分析了英飞凌XC866系列8位MCU的架构特点和功能特性。在此基础上，介绍了该MCU芯片的系统集成方法，以及组成模块的架构和功能。 LlN协议是当前广泛应用的车载局部互连协议，作为英飞凌XC866MCU上很关键的一个外围IP，本论文在介绍了MCU架构基础上，设计实现了LlN控制器。LIN协议是UART在数据链路层上的扩展，其关键是LlN协议数据链路层的检测实现。本文给出了一种可靠，高效的协议检测机制，从而使软件和硬件更好配合工作完成协议检测。在完成LlN控制器设计后，本文结合了XC866ADC的架构，介绍了ADC模拟和系统的数字接口概念和实现要点，介绍了如何考虑分析选择合理的数字接口方案。论文最后以XC866的系统架构为基础，提出了一种高效的基于FPGA的IP原型验证平台方案，并以LlN控制器作为验证这一平台的IP，在FPGA上成功的实现了验证方案。论文同时介绍了从SOC设计向FPGA原型验证转换时的处理方法及工程经验，介绍了MCU及验证平台的测试平台思想，以及基于FPGA原型和逻辑分析仪实时测试的MCU固件代码覆盖率测试方法。 目前8位MCU在中低端的应用越来越广泛，特别是目前发展迅速的汽车电子和消费电子领域。因此对MCU架构的不断研究和提高，对更多面向应用领域的IP的研究和设计，以及如何更快速的实现芯片验证将极大的推动MCU在各个领域的应用和推广，将产生极大的经济和应用价值。
上传时间： 2013-07-14
上传用户：李梦晗
光纤布拉格光栅(Fiber Bragg Grating)传感器是近几年光纤传感技术领域的研究热点，光纤光栅传感器可以工作在强电磁场、高温有腐蚀性的以及有爆炸危险性的恶劣环境中，且易于将多个光纤光栅串联在一起构成光纤光栅阵列，实现分布式传感，这是其他传感元件所不及的。 本文设计了光纤光栅传感网络可调谐法布里-珀罗(Fabry-Perot)腔解调测试系统。系统主要分光路和电路两部分，在光路部分，研究了光纤光栅解调技术，分析和比较了几种常见的波长解调方法，由于F-P腔调谐范围宽，可以实现多点测量，因此决定采用可调谐F．P腔法进行信号解调。对可调谐 F-P腔解调法做了理论分析和研究，并通过Matlab仿真对影响F-P滤波效果的腔长和反射率两个参数进行了优化设计。在电路部分，首先设计整形电路将光电探测器的输出信号整形成矩形脉冲信号，设计了计算中心波长的方法，最后搭建了硬件电路来验证中心波长的计算方法。硬件电路以 Philips公司的 LPC2214 为核心处理器。该硬件电路包括电源电路，复位电路，串口电路，JTAG 调试接口，数码管显示等。软件方面，设计了相关的软件程序和模拟信号源，最后利用模拟信号源作为该解调测试系统的信号进行实验验证，得出实验数据，经过分析验证了该解调测试系统的可行性。
上传时间： 2013-05-26
上传用户：hooooor
随着集成电路技术的飞速发展，芯片的规模越来越大，集成度越来越高，工作频率越来越快，但是芯片的设计能力却面临巨大的挑战。而IP核的重用则是解决当今芯片设计所面临问题的最有效的解决方法。 MDIO接口模块为以太网接口芯片中MAC层对PHY器件的控制管理接口。随着以太网技术的快速发展以及MAC应用越来越广泛，MDIO接口模块的应用也越来越多，因此将MDIO接口模块设计成可重用的IP核对于以各种太网接口集成芯片的设计具有很重要的作用。 本文详细描述了MDIO接口模块IP核的设计，介绍了该IP核的系统结构以及各个子模块的详细设计方法，对此IP核进行了仿真验证，最后进行了FPGA测试，功能和性能达到了要求，最终通过了IP审核流程并且已成功应用于企业的以太网接口芯片中。
上传时间： 2013-07-20
上传用户：nanfeicui
