随着电力电子技术、微处理器技术、控制理论及永磁材料等技术的快速发展，以永磁同步电机作为控制对象的传动领域得到了越来越广泛的关注，随着FPGA的技术的普及和广泛应用，使得各种先进的控制算法得以实现，于是数字化、智能化的永磁交流控制器成为必然的发展趋势和当前的研究热点。本文的主要工作就是围绕数字化的永磁同步电机控制器研究来展开。首先深入研究了永磁同步电机的数学建模方法及电机控制策略问题。在对永磁同步电机的数学模型进行了推导的基础上，在PSIM仿真软件中建立了永磁同步电机的电机模型，提出了一种永磁同步电机传统控制系统仿真建模的新方法。其次对常用的数字脉宽调制方法进行了数学推导，并对滑模控制理论和矢量控制进行了深入的研究分析，将滑模变结构控制应用于永磁同步电机的调速系统中，改善了传统PI控制器参数整定繁琐、系统鲁棒性差的缺点，仿真结果验证了该系统设计方案的优越性。最后在永磁同步电机建模仿真的基础上，根据永磁同步电机控制器的设计要求及FPGA的特点，提出永磁同步电机控制器的的设计方案。按照FPGA模块化设计思想，将整个系统进行了合理的划分，分别对SVPWM、Park变换、SMC、反馈速度测量等重要模块的FPGA硬件实现算法进行了深入的研究。各模块在Modelsim平台上完成功能仿真后并下载到Spartan-3E开发板上完成硬件验证，验证结果表明：永磁同步电机在低速和高速时都能稳定运行，从而证实了本设计方案的可行性。
上传时间： 2013-04-24
上传用户：wff
信息安全在当今的社会生产生活中已经被广为关注，对敏感信息进行加密是提高信息安全性的一种常见的和有效的手段。 常见的加密方法有软件加密和硬件加密。软件加密的方法因为加密速度低、安全性差以及安装不便，在一些高端或主流的加密处理中都采用硬件加密手段对数据进行处理。硬件加密设备如加密狗和加密卡已经广泛地应用于信息加密领域当中。 但是加密卡和加密狗因为采用的是多芯片结构，即采用独立的USB通信芯片和独立的加密芯片来分别实现数据的USB传输和加密功能，如果在USB芯片和加密芯片之间进行数据窃听的话，很轻易地就可以获得未加密的明文数据。作者提出了一种新的基于单芯片实现的USB加密接口芯片的构想，采用一块芯片实现数据的USB2.0通信和AES加密功能，命名为USB2.0加密接口芯片。 USB2.0加密接口芯片采用了USB2.0接口标准和AES加密算法。该加密芯片可以实现与主机的快速通信，具有快速的密码处理能力，对外提供USB接口，支持基于USB密码载体的自身安全初始化方式。 根据设计思想，课题研究并设计了USB2.0加密接口芯片的总体硬件架构，设计了USB模块和AES加密模块。为了解决USB通信模块与AES加密模块之间存在的数据处理单元匹配以及速度匹配问题，本文设计了AESUSB缓冲器，优化了AES有限域加密算法。最后，利用VerilogHDL语言在FPGA芯片上实现了USB2.0加密接口芯片的功能，并在此基础之上对加密芯片的通信和加密性能进行了测试和验证。
上传时间： 2013-05-24
上传用户：黄华强
信号与信息处理是信息科学中近几年来发展最为迅速的学科之一,随着片上系统(SOC,System On Chip)时代的到来,FPGA正处于革命性数字信号处理的前沿。基于FPGA的设计可以在系统可再编程及在系统调试,具有吞吐量高,能够更好地防止授权复制、元器件和开发成本进一步降低、开发时间也大大缩短等优点。然而,FPGA器件是基于SRAM结构的编程工艺,掉电后编程信息立即丢失,每次加电时,配置数据都必须重新下载,并且器件支持多种配置方式,所以研究FPGA器件的配置方案在FPGA系统设计中具有极其重要的价值,这也给用于可编程逻辑器件编程的配置接口电路和实验开发设备提出了更高的要求。 本论文基于IEEE1149.1标准和USB2.0技术,完成了FPGA配置接口电路及实验开发板的设计与实现。作者在充分理解IEEE1149.1标准和USB技术原理的基础上,针对Altcra公司专用的USB数据配置电缆USB-Blaster,对其内部工作原理及工作时序进行测试与详细分析,完成了基于USB配置接口的FPGA芯片开发实验电路的完整软硬件设计及功能时序仿真。作者最后进行了软硬件调试,完成测试与验证,实现了对Altera系列PLD的配置功能及实验开发板的功能。 本文讨论的USB下载接口电路被验证能在Altera的QuartusII开发环境下直接使用,无须在主机端另行设计通信软件,其兼容性较现有设计有所提高。由于PLD(Programmable Logic Device)厂商对其知识产权严格保密,使得基于USB接口的配置电路应用受到很大限制,同时也加大了自行对其进行开发设计的难度。 与传统的基于PC并口的下载接口电路相比,本设计的基于USB下载接口电路及FPGA实验开发板具有更高的编程下载速率、支持热插拔、体积小、便于携带、降低对PC硬件伤害,且具备其它下载接口电路不具备的SignalTapII嵌入式逻辑分析仪和调试NiosII嵌入式软核处理器等明显优势。从成本来看,本设计的USB配置接口电路及FPGA实验开发板与其同类产品相比有较强的竞争力。
上传时间： 2013-04-24
上传用户：lingduhanya
卫星导航定位系统可以为公路、铁路、空中和海上的交通运输工具提供导航定位服务。它能够军民两用，战略作用与商业利益并举。只要持有便携式接收机，则无论身处陆地、海上还是空中，都能收到卫星发出的特定信号。接收机选取至少四颗卫星发出的信号进行分析，就能确定接收机持有者的位置。 GPS导航定位接收机的理论基础即是扩频通信理论，扩频通信技术与常规的通信技术相比，具有低截获率，强抗噪声，抗干扰性，具有信息隐蔽和多址通信等特点，目前己从军事领域向民用领域迅速发展，成为进入信息时代的高新技术通信传输方式之一。扩频通信技术中，最常见的是直接序列扩频通信(DSSS)系统，本文所研究的就是这一类系统。 目前在卫星信号的捕获上一般使用两种方法：顺序捕获方法(时域法，基于大规模并行相关器)和并行捕获方法(频域法，基于FFT)。本文在第二章分别分析了现有顺序捕获和并行捕获技术的原理，并给出了它们的优缺点。 本文第三章对长码的直接捕获进行了深入的研究，基于对国内外相关文献中长码直捕方法的分析与对比，并且结合在实际过程中硬件资源需求的考虑，应用了基于分段补零循环相关和FFT搜索频偏的直捕方法。此方法大大减少了计算量，加快了信号捕获的速度。本方法利用FFT实现接收信号与本地长码的并行相关，同时完成频偏的搜索，将传统的二维搜索转换为并行的一维搜索，从而能快速实现长码捕获。 GPS信号十分微弱，灵敏度低，在战场环境下，GPS接收机会面临各种人为的干扰。如何从复杂的干扰信号中实现对GPS信号的捕获，即抗干扰技术的研究，是GPS也是本文研究一个的方面。第四章即研究了GPS接收机干扰抑制算法，在强干扰环境下，需要借助信号处理技术在不增加信号带宽的条件下提高系统的抗干扰能力，以保证后续捕获跟踪模块有充足的处理增益。 本文在第五章给出了GPS接收机长码捕获以及干扰抑制的FPGA实现方案，并对各主要子模块进行了详细地分析。基本型接收机中长码捕获采用频域方法，选用Altera StratixⅡ EP2S180芯片实现；抗干扰型接收机中选用Xilinx xc4vlx100芯片。实现了各模块的单独测试和整个系统的联调，通过联调验证，本文提出的长码直接捕获方法正确、可行。 本文提出的长码直捕方法可以在不需要C/A码辅助捕获下完成对长码的直接捕获，可以应用于GPS接收机，监测站接收机的同步等，对我国自主研发导航定位接收机也有重大的现实及经济意义。
上传时间： 2013-06-18
上传用户：wang5829
随着微电子技术的快速发展，电子设备逐渐向着小型化、集成化方向发展；人们在要求设备性能不断提升的同时，还要求设备功耗低、体积小、重量轻、可靠性高。同样在我军武器装备的研制过程中，也对各武器装备都提出了新的要求，特别是针对单兵配备的便携设备，对体积、功耗、扩展性的要求更是严格。 在某手持式设备的开发项目中，需要设计一块接口板，要求实现高达8个串行口扩展以及能源管理和数字输入输出接口等功能，该接口板与处理器模块的连接总线采用LPC总线，整个手持设备除了对功能有基本的要求以外，对体积及功耗都提出了极高的要求。针对项目的具体设计要求，经过与传统设计方法的比较，决定采用FPGA来实现LPC接口及UART控制器功能。 论文的主要目标是完成LPC接口的UART控制在FPGA中的实现。对于各模块中的关键的功能部分，文中对其实现都进行了详细的说明。整个设计全部采用硬件描述语言(HDL)实现，并且采用了分模块的设计风格，具有很好的重用性。 为了在硬件平台上验证设计，还实做了FPGA验证平台，并用C语言编写了测试程序。经过验证，该方案完全实现了接口板的功能要求，并且满足体积和功耗上的要求，取得了良好的效果。 论文通过采用FPGA作为电路设计的核心，以一种新的数字电路设计方法实现电路功能；旨在通过这种方式，不断提高设备的性能并拓展设计者思想。
上传时间： 2013-04-24
上传用户：wlyang
随着以太网技术的不断发展，网络的传输速度已经由最初的10M发展到现在的10,000M。用可编程逻辑器件(FPGA)实现以太网控制器与其它SOC系统的互连成为当前的研究热点。本文阐述了MAC层的FPGA设计、仿真及测试；介绍了整个系统的内部结构、模块划分，并对各个模块的设计过程进行了详细阐述，接着介绍了开发环境和验证工具，同时给出测试方案、验证数据、实现结果及时序仿真波形图。 对MAC层的主要功能模块如:发送模块、接收模块、MAC流程控制模块、寄存器模块、MⅡ接口模块和主机接口模块以及CRC，CSMA/CD，HASH表等算法给出了基于FPGA及硬件描述语言的解决方法。 本课题针对以下三个方面进行了研究并取得一定的成果: 1)FPGA开发平台的硬件实现。选用Xilinx公司的XC3S1000-FT256-4-C和ATMEL公司的ARM9200作为测试的核心器件，采用LXT971芯片作为物理层芯片，AT91RM9200作为数据输入源和双blockram作为帧缓存搭建FPGA硬件验证开发平台。 2)基于FPGA实现以太网控制器。用VerilogHDL语言构建以太网控制器，实现CSMA/CD协议、10M/100M自适应以及与物理层MⅡ接口等。 3)采用片上系统通用的WS接口。目的是便于与具有通用接口的片上系统互连，也为构建SOC上处理器提供条件。 本论文实现了一个基于WS总线接口可裁减的以太网MAC控制器IP软核，为设计具有自主知识产权的以太网MAC控制器积累了经验。同时，为与其它WS接口的控制器实现直接互连创造了条件，对高层次设计这一先进ASIC设计方法也有了较为深入的认识。
上传时间： 2013-07-17
上传用户：bruce
随着3G网络建设的展开，移动用户数量逐渐增加，用户和运营商对网络的质量和覆盖要求也越来越高。而在实际工作中，基站成本在网络投资中占有很大比例，并且基站选址是建网的主要难题之一。同基站相比，直放站以其性价比高、建设周期短等优点在我国移动网络上有着大量的应用。目前，直放站已成为提高运营商网络质量、解决网络盲区或弱区问题、增强网络覆盖的主要手段之一。但由于传统的模拟直放站受周边环境因素影响较大、抗干扰能力较差、传输距离受限、功放效率低，同时设备间没有统一的协议规范，无法满足系统厂商与直放站厂商的兼容，所以移动通信市场迫切需要通过数字化来解决这些问题。 本文正是以设计新型数字化直放站为目标，以实现数字中频系统为研究重心，围绕数字中频的相关技术而展开研究。 文章介绍了数字直放站的研究背景和国内外的研究现状，阐述了数字直放站系统的设计思想及总体实现框图，并对数字直放站数字中频部分进行了详细的模块划分。针对其中的数字上下变频模块设计所涉及到的相关技术作详细介绍，涉及到的理论主要有信号采样理论、整数倍内插和抽取理论等，在理论基础上阐述了一些具体模块的高效实现方案，最终利用FPGA实现了数字变频模块的设计。 在数字直放站系统中，降低峰均比是提高功放工作效率的关键技术之一。本文首先概述了降低峰均比的三类算法，然后针对目前常用的几种算法进行了仿真分析，最后在综合考虑降低峰均比效果与实现复杂度的基础上，提出了改进的二次限幅算法。通过仿真验证算法的有效性后，针对其中的噪声整形滤波器提出了“先分解，再合成”的架构实现方式，并指出其中间级窄带滤波器采用内插级联的方式实现，最后整个算法在FPGA上实现。 在软件无线电思想的指导下，本文利用系统级的设计方法完成了WCDMA数字直放站中频系统设计。遵照3GPP等相关标准，完成了系统的仿真测试和实物测试。最后得出结论：该系统实现了WCDMA数字直放站数字中频的基本功能，并可保证在现有硬件不变的基础上实现不同载波间平滑过渡、不同制式间轻松升级。
上传时间： 2013-07-07
上传用户：林鱼2016
基于∑-△噪声整形技术和过采样技术的数模转换器(DAC)可以可靠地把数字信号转换成为高精度的模拟信号。采用这一结构进行数模转换具有诸多优点,例如极低的失配噪声和高的可靠性,便于作为IP模块嵌入到其他芯片系统中等,更重要的是可以得到其他DAC结构所无法达到的精度和动态范围。在高精度测量、音频转换、汽车电子等领域有着广泛的应用价值。 由于非线性和不稳定性的存在,高阶∑-△调制器的设计与实现存在较大的难度。本设计综合大量文献中的经验原则和方法,首先阐述了∑-△调制器的一般原理,并讨论了一般结构调制器的设计过程,然后描述了稳定的高阶高精度调制器的设计流程。根据市场需求,设定了整个设计方案的性能指标,并据此设计了达到16bit精度和满量程输入范围的三阶128倍过采样调制器。 本设计采用∑-△结构,根据系统要求设计了量化器位数、调制器过采样比和阶数。在分析高阶单环路调制器稳定性的基础上,成功设计了六位量化三阶单环路调制器结构。在16比特的输入信号下,达到了90dB左右的信噪比。该设计已经在Cyclone系列FPGA器件下得到硬件实现和验证,并实现了实时音频验证。测试表明,该DAC模块输出信号的信噪比能满足16比特数据转换应用的分辨率要求,并具备良好的兼容性和通用性。 本设计可作为IP核广泛地在其他系统中进行复用,具有很强的应用性和一定的创新性。
上传时间： 2013-07-10
上传用户：chuandalong
语音编码技术始终是语音研究的热点。语音编码作为多媒体通信中信息传输的一个重要环节，越来越受到广泛的重视。G729是由美国、法国、日本和加拿大的几家著名国际电信实体联合开发的，国际电信联盟(ITU-T)于1995年11月正式通过了G729。96年ITU-T又制定了G729的简化方案G729A，主要降低了计算的复杂度以便于实时实现。因其具有良好的合成语音质量、适中的复杂度、较低的时延等优点，G729A标准已被广泛应用在VOIP网关、IP电话中。 论文利用Altera公司的新一代可编程逻辑器件在数字信号处理领域的优势，对G729A语音编码中的线性预测(LP)滤波器系数提取的FPGA(现场可编程门阵列，Field Programmable Gate Array)实现进行了深入研究。论文首先对语音信号处理及其发展进行介绍，深入讨论了G729A语音编解码技术。第二，对Altera公司的Stratix系列可编程器件的内部结构进行了研究，分析了在QuartusII开发平台上进行FPGA设计的流程。第三，基于FPGA，对G729A编码系统的LP分析部分做了具体设计，其中包括自相关函数和杜宾(Durbin)递推两个主要功能模块，并对其工作过程进行了详细的分析。第四，针对系统所使用的除法运算都是商小于1的特点，设计并实现了一个系统专用的除法器模块。最后，在Altera FPGA目标芯片EP1S30F780C7上，对LP分析系统进行了验证，证明了方案的可行性。
上传时间： 2013-06-20
上传用户：pwcsoft
本课题深入分析了GPS软件接收机基于FFT并行捕获算法并详细阐述了其FPGA的实现。相比于其它的捕获方案，该方案更好地满足了信号处理实时性的要求。 论文的主体部分首先简单分析了扩频通信系统的基本原理，介绍了GPS系统的组成，详细阐述了GPS信号的特点，并根据GPS信号的组成特点介绍了接收机的体系结构。其次，通过对GPS接收机信号捕获方案的深入研究，确定了捕获速度快且实现复杂度不是很高的基于FFT的并行捕获方案，并对该方案提出了几点改进的措施，根据前面的分析，提出了系统的实现方案，利用MATLAB对该系统进行仿真，仿真的结果充分的验证了方案的可行性。接着，对于捕获环节中的核心部分—FFT处理器，设计中没有采用ALTERA提供的IP核，独立设计实现了基于FPGA的FFT处理器，并通过对一组数据在MATLAB中运算得到结果和FPGA输出结果相对比，可以验证该FFT处理器的正确性。再次重点分析了GPS接收机并行捕获部分的FPGA具体实现，通过捕获的FPGA时序仿真波形，证明了该系统已经能成功地捕获到GPS信号。最后，对全文整个研究工作进行总结，并指出以后继续研究的方向。 本课题虽然是对于GPS接收机的研究，但其原理与GALILEO、北斗等导航系统的接收机相近，因此该课题的研究对我国卫星导航事业的发展起到了积极的推动作用。
上传时间： 2013-08-06
上传用户：青春123
