虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

验证方案

  • 基于FPGA的固态硬盘控制器设计.rar

    近年来,大容量数据存储设备主要是机械硬盘,机械硬盘采用机械马达和磁片作为载体,存在抗震性能低、高功耗和速度提升难度大等缺点。固态硬盘是以半导体作为存储介质及控制载体,无机械装置,具有抗震、宽温、无噪、可靠和节能等特点,是目前存储领域所存在问题的解决方案之一。本文针对这一问题,设计基于FPGA的固态硬盘控制器,实现数据的固态存储。 文章首先介绍硬盘技术的发展,分析固态硬盘的技术现状和发展趋势,阐述课题研究意义,并概述了本文研究的主要内容及所做的工作。然后从分析固态硬盘控制器的关键技术入手,研究了SATA接口协议和NANDFLASH芯片特性。整体设计采用SOPC架构,所有功能由单片FPGA完成。移植MicroBlaze嵌入式处理器软核作为主控制器,利用Verilog HDL语言描述IP核形式设计SATA控制器核和NAND FLASH控制器核。SATA控制器核作为高速串行传输接口,实现SATA1.0协议,根据协议划分四层模型,通过状态机和逻辑电路实现协议功能。NAND FLASH控制器核管理NANDFLASH芯片阵列,将NAND FLASH接口转换成通用的SRAM接口,提高访问效率。控制器完成NAND FLASH存储管理和纠错算法,实现数据的存储和读取。最后完成固态硬盘控制器的模块测试和整体测试,介绍了测试方法、测试工具和测试流程,给出测试数据和结果分析,得出了验证结论。 本文设计的固态硬盘控制器,具有结构简单和稳定性高的特点,易于升级和二次开发,是实现固态硬盘和固态存储系统的关键技术。

    标签: FPGA 固态硬盘 制器设计

    上传时间: 2013-05-28

    上传用户:sssnaxie

  • 基于DSPFPGA的1553B总线接口通讯模块的研究和应用.rar

    随着我国国防现代化建设进程的不断深化,MIL-STD-1553B标准总线已经广泛应用于各种军事应用领域。MIL-STD-1553B标准总线是我国上世纪八十年代引进的一种现代化通讯总线,国内称为GJB289A-97。该总线技术以其高稳定性和使用灵活等特点成为现代航空电子综合系统所广泛采用的通讯总线技术。 1553B总线接口模块作为总线通讯的基本单元,其性能成为影响航电综合系统整体性能的一个关键因素。目前国内关于1553B总线通讯模块的对外接口类型较多,而基于嵌入式处理芯片的接口设计并不多见。嵌入式设备具有体积小、重量轻、实时性强、功耗小、稳定性好以及接口方便等优点。 基于以上考虑,论文中提出了以DSP+FPGA为平台实现MIL-STD-1553B总线的收发控制,通过收发控制器和变压器实现MIL-STD-1553B总线的电气连接。根据项目需求,设计分为硬件和软件两部分完成。在对MIL-STD-1553B总线协议进行详细研究后提出了总体设计方案原理图。再根据方案需求设计各功能模块。使用硬件描述语言VHDL对各功能模块进行逻辑和行为描述,最终实现在FPGA中,使其能够完成1553B数据码的接受、发送、转换和与处理器的信息交换等功能。DSP部分采用的是TI公司的TMS320F2812,使用C语言进行软件的编译,使其实现总体控制和通讯的调度等功能。 该方案经过实际参与1553B总线通讯系统验证实验,证明各项技术指标均达到预定的目标,可以投入实际应用。

    标签: DSPFPGA 1553B 总线接口

    上传时间: 2013-04-24

    上传用户:671145514

  • MPEG2视频解码器的FPGA设计.rar

    MPEG-2是MPEG组织在1994年为了高级工业标准的图象质量以及更高的传输率所提出的视频编码标准,其优秀性使之成为过去十年应用最为广泛的标准,也是未来十年影响力最为广泛的标准之一。 本文以MPEG-2视频标准为研究内容,建立系统级设计方案,设计FPGA原型芯片,并在FPGA系统中验证视频解码芯片的功能。最后在0.18微米工艺下实现ASIC的前端设计。完成的主要工作包括以下几个方面: 1.完成解码系统的体系结构的设计,采用了自顶而下的设计方法,实现系统的功能单元的划分;根据其视频解码的特点,确定解码器的控制方式;把视频数据分文帧内数据和帧间数据,实现两种数据的并行解码。 2.实现了具体模块的设计:根据本文研究的要求,在比特流格式器模块设计中提出了特有的解码方式;在可变长模块中的变长数据解码采用组合逻辑外加查找表的方式实现,大大减少了变长数据解码的时间;IQ、IDCT模块采用流水的设计方法,减少数据计算的时间:运动补偿模块,针对模块数据运算量大和访问帧存储器频繁的特点,采用四个插值单元同时处理,增加像素缓冲器,充分利用并行性结构等方法来加快运动补偿速度。 3.根据视频解码的参考软件,通过解码系统的仿真结果和软件结果的比较来验证模块的功能正确性。最后用FPGA开发板实现了解码系统的原型芯片验证,取得了良好的解码效果。 整个设计采用Verilog HDL语言描述,通过了现场可编程门阵列(FPGA)的原型验证,并采用SIMC0.18μm工艺单元库完成了该电路的逻辑综合。经过实际视频码流测试,本文设计可以达到MPEG-2视频主类主级的实时解码的技术要求。

    标签: MPEG2 FPGA 视频解码器

    上传时间: 2013-07-27

    上传用户:ice_qi

  • 基于FPGA的实时图像采集与处理系统研究.rar

    随着数码技术的不断发展,数字图像处理的应用领域不断扩大,其实时处理技术成为研究的热点。VLSI技术的迅猛发展为数字图像实时处理技术提供了硬件基础。其中FPGA(现场可编程门阵列)的特点使其非常适用于进行一些基于像素级的图像处理。 传统的图像显示系统必须连接到PC才能观察图像视频,存在着高速实时性、稳定性问题。本设计脱离高清晰工业相机必须与PC连接才可以观看到高清晰图像的束缚,实现系统的小型化。针对130万像素彩色1/2英寸镁光CMOS图像传感器,提出用硬件实现Bayer格式到RGB格式转换的设计方案,完成由黑白图像到高清彩色图像的转换,用SDRAM作缓存,输出标准VGA信号,可直接连接VGA显示器、投影仪等设备进行实时的视频图像观看,与模拟相机740X576分辨率(480线)图像相比,设计图像画质相当于1280X1024分辨率(750线),最高帧率25fps,整个结构应用FPGA作为主控制器,用少量的缓存代替传统的大容量存储,加快了运算速率,减小了电路规模,满足图像实时处理的要求,使展现出来的视频图像得到质的飞跃。可以广泛应用于工业控制和远程监控等领域。 论文研究的重点是采用altera公司EP2C芯片前端驱动CMOS图像传感器,实时采集Bayer图像象素,分析研究CFA图像插值算法,实现了基于FPGA的实时线性插值算法,能够对输入是每像素8bit、分辨率为1280×1204的Bayer模式图像数据进行实时重构,输出彩色RGB图像。由端口FIFO作为数据缓冲,存储一帧图像到高速SDRAM,构建VGA显示控制器,实现对输入是每像素24bit(RGB101010)、分辨率为640×480、帧频25HZ彩色图像进行实时显示。 整个模块结构包括电源模块单元等、CMOS成像单元、FPGA数据处理单元、SDRAM控制单元、VGA显示接口单元。 最后,对系统进行了调试。经实验验证,系统达到了实时性,能正确和可靠的工作。整个设计模块能够满足高帧率和高清晰的实时图像处理,占用系统资源很少,用较少的时间完成了图像数据的转换,提高了效率。

    标签: FPGA 实时图像采集 与处理系统

    上传时间: 2013-06-08

    上传用户:zhengjian

  • 基于FPGA的数据采集系统研究.rar

    数据采集是信号与信息系统中一个重要的组成部分,也是数字信号处理的关键环节。本论文主要介绍一种基于FPGA的数据采集系统,提出一种由高速A/D转换芯片、高性能FPGA和PCI总线接口组成的数据采集系统方案及其的硬件电路实现方法。该系统利用AD器件对信号进行放大、差分转换和模数转换,利用FPGA设计内部模块和时钟信号来进行电路控制及实现数据缓存、数据传递等功能,最后通过PCI逻辑接口把暂存在FPGA的数据传送到PC主机。FPGA作为采集系统的核心部件,完成了内部数字电路设计,使系统具有很高的可适应性、可扩展性和可调试性。 本论文从研究数据采集的理论出发,重点研究了A/D模数转换、FPGA芯片设计及PCI总结接口设计,完成了系统的各级电路硬件设计,并通过系统仿真验证了系统的可行性。

    标签: FPGA 数据采集 系统研究

    上传时间: 2013-04-24

    上传用户:小杨高1

  • WCDMA系统下行同步原理与FPGA实现.rar

    同步是移动通信领域中的关键技术,是保障通信初始和进行的必要过程,对系统的性能影响重大。纵观移动通信系统的发展史,同步技术自始至终都是人们研究的热点。 @@ WCDMA作为第三代移动通信无线接口标准之一,已经在全世界范围内得到了商用。小区搜索是WCDMA的重要物理层过程,是实现下行移动台和基站间同步的重要手段。 @@ 作为ASIC领域的一种半定制电路,现场可编程门阵列(FPGA)既解决了全定制电路不能修改的不足,又解决了原有可编程器件容量有限的问题。FPGA以其强大的现场可编程能力和开发速度优势,逐渐成为ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。 @@ 因此,研究WCDMA同步算法及其在FPGA中的实现与验证是具有理论和现实意义的。本文首先介绍了WCDMA物理层基础,接着详细讨论了WCDMA主同步、辅同步和导频同步的原理,介绍了前两步同步的改进型算法和证明,并和传统相关算法在资源和实现复杂度方面进行了比较,给出了下行同步的浮点仿真结果和分析。之后,深入讨论了下行同步的FPGA (V4-SX-35)实现方案、运算流程和模块间的接口设计。最后,介绍了下行同步的FPGA验证方法。 @@ 本文较为深入的讨论了WCDMA下行同步的算法和FPGA实现方案,给出了理论分析和仿真、实验结果。并在低复杂度和资源开销条件下,完成了FPGA的硬件设计和片上测试,达到了系统的性能指标。 @@关键词:WCDMA;同步;小区搜索;FPGA

    标签: WCDMA FPGA

    上传时间: 2013-04-24

    上传用户:wsm555

  • 基于DSP和FPGA导航计算机硬件电路研究与设计.rar

    为适应组合导航计算机系统的微型化、高性能度的要求,拓宽导航计算机的应用领域,本文设计出一种基于浮点型DSP(TMS320C6713)和可编程逻辑阵列器件(FPGA: EP1C12N240C8)协同合作的导航计算机系统。 论文在阐述了组合导航计算机的特点和应用要求后,提出基于DSP和FPGA的组合导航计算机系统方案。该方案以DSP为导航解算处理器,由FPGA完成IMU信号的采集和缓存以及系统控制信号的整合;DSP通过EMIF接口实现和FPGA通信。在此基础上研究了各扩展通信接口、系统硬件原理图和PCB的开发,且在FPGA中使用调用IP核来实现FIR低通滤波数据处理机抖激光陀螺的机抖振动的影响。其次,详细阐述了利用TI公司的DSP集成开发环境和DSP/BIOS准实时操作系统开发多任务系统软件的具体方案。本文引入DSP/BIOS实时操作系统提供的多任务机制,将采集处理按照功能划分四个相对独立的任务,这些任务在DSP/BIOS的调度下,按照用户指定的优先级运行,大大提高系统的工作效率。最后给了DSP芯片Bootloader的制作方法。 导航计算机系统研制开发是软、硬件研究紧密结合的过程。在微型导航计算机系统方案建立的基础上,本文首先讨论了系统硬件整体设计和软件开发流程;其次针对导航计算机系统各个功能模块以及多项关键技术进行了设计与开发工作,涉及系统数据通信模块、模拟信号采集模块和数据存储模块;最后,对导航计算机系统进行了联合调试工作,并对各个模块进行了详细的功能测试与验证,完成了微型导航计算机系统的制作。 以DSP/FPGA作为导航计算机硬件平台的捷联式惯性导航实时数据系统能够满足系统所要求的高精度、实时性、稳定性要求,适应了其高性能、低成本、低功耗的发展方向。

    标签: FPGA DSP 导航计算机

    上传时间: 2013-04-24

    上传用户:lishuoshi1996

  • 基于FPGA的LED视频显示控制系统的设计.rar

    LED显示屏是LED点阵模块或者像素单元组成的平面显示屏幕。自从诞生以来,以其亮度高、视角广、寿命长、性价比高的特点,在交通、广告、新闻发布、体育比赛、电子景观等领域得到了广泛应用。 LED显示屏控制器作为控制LED屏显示图像、数据的关键,是整个LED视频显示系统的核心。本文研究的是对全彩色同步LED屏的控制,控制LED屏同步显示在上位机显示系统中某固定位置处的图像。根据已有的LED显示屏及其驱动器的特点,提出了一种可行的方案并进行了设计。系统主要分为两个部分:视频信号的获取,视频信号的处理。 经过分析比较,决定从显卡的DVI接口获得视频源,视频源经过DVI解码芯片TFP401A的解码后,可以获得图像的数字信息,这些信息包括红、绿、蓝三基色的数据以及行同步、场同步、使能等控制信号。这些信号将在视频信号处理模块中被使用。 信号处理模块在接收视频信号源后,对数据进行处理,最后输出数据给驱动电路。在信号处理模块中,采用了可编程逻辑器件FPGA来完成。可编程逻辑器件具有高集成度、高速度、高可靠性、在线可编程(ISP)等特点,所以特别适合于本设计。利用FPGA的可编程性,在FPGA内部划分了各个小模块,各小模块中通过少量的信号进行联系,这样就将比较大的系统转化成许多小的系统,使得设计更加简单,容易验证。本文分析了驱动电路所需要的数据的特点,全彩色灰度级的实现方式,决定把系统划分为视频源截取、RGB格式转化、位平面分离、读SRAM地址发生器、写SRAM地址发生器、读写SRAM选择控制器、灰度实现等模块。 最后利用示波器和SignalTap II逻辑分析仪等工具,对系统进行了联合调试。改进了时序、优化了布局布线,使得系统性能得到了良好的改善。 在分析了所需要的资源的基础上,课题决定采用Altera的Cyclone EP1C12 FPGA设计视频信号处理模块,在Quartus II和modelsim平台下,用Verilog HDL语言开发。

    标签: FPGA LED 视频显示

    上传时间: 2013-05-19

    上传用户:玉箫飞燕

  • 基于FPGA的电力系统谐波检测装置的研制.rar

    随着社会的发展,人们对电力需求特别是电能质量的要求越来越高。但由于非线性负荷大量使用,却带来了严重的电力谐波污染,给电力系统安全、稳定、高效运行带来严重影响,给供用电设备造成危害。如何最大限度的减少谐波造成的危害,是目前电力系统领域极为关注的问题。谐波检测是谐波研究中重要分支,是解决其它相关谐波问题的基础。因此,对谐波的检测和研究,具有重要的理论意义和实用价值。 目前使用的电力系统谐波检测装置,大多基于微处理器设计。微处理器是作为整个系统的核心,它的性能高低直接决定了产品性能的好坏。而这种微处理器为主体构成的应用系统,存在效率低、资源利用率低、程序指针易受干扰等缺点。由于微电子技术的发展,特别是专用集成电路ASIC(ApplicationSpecificIntegratedCircuit)设计技术的发展,使得设计电力系统谐波检测专用的集成电路成为可能,同时为谐波检测装置的硬件设计提供了一个新的发展途径。本文目标就是设计电力系统谐波检测专用集成电路,从而可以实现对电力系统谐波的高精度检测。采用专用集成电路进行谐波检测装置的硬件设计,具有体积小,速度快,可靠性高等优点,由于应用范围广,需求量大,电力系统谐波检测专用集成电路具有很好的应用前景。 本文首先介绍了国内外现行谐波检测标准,调研了电力系统谐波检测的发展趋势;随后根据装置的功能需求,特别是依据其中谐波检测国标参数的测量算法,为系统选定了基于FPGA的SOPC设计方案。 本文分析了电力系统谐波检测专用集成电路的功能模型,对专用集成电路进行了模块划分。定义了各模块的功能,并研究了模块间的连接方式,给出了谐波检测专用集成电路的并行结构。设计了基于FPGA的谐波检测专用集成电路设计和验证的硬件平台。配合专用集成电路的电子设计自动化(EDA)工具构建了智能监控单元专用集成电路的开发环境。 在进行FPGA具体设计时,根据待实现功能的不同特点,分为用户逻辑区域和Nios处理器模块两个部分。用户逻辑区域控制A/D转换器进行模拟信号的采样,并对采样得到的数字量进行谐波分析等运算。然后将结果存入片内的双口RAM中,等待Nios处理器的访问。Nios处理器对数据处理模块的结果进一步处理,得到其各自对应的最终值,并将结果通过串行通信接口发送给上位机。 最后,对设计实体进行了整体的编译、综合与优化工作,并通过逻辑分析仪对设计进行了验证。在实验室条件下,对监测指标的运算结果进行了实验测量,实验结果表明该监测装置满足了电力系统谐波检测的总体要求。

    标签: FPGA 电力系统 谐波检测

    上传时间: 2013-04-24

    上传用户:yw14205

  • 数字电视地面广播传输系统发端FPGA设计与实现.rar

    本项目完成的是基于中国“数字电视地面广播传输系统帧结构、信道编码和调制”国家标准的发射端系统FPGA设计与实现。在本设计中,系统采用了Stratix系列的EP1S80F1020C5 FPGA为基础构建的主硬件处理平台。对于发射端系统,数据处理部分的扰码器(随机化)、前向纠错编码(FEC)、符号星座映射、符号交织、系统信息复用、频域交织、帧体数据处理(OFDM调制)、同步PN头插入、以及信号成形4倍插值滚降滤波器(SRRC)等各模块都是基于FPGA硬件设计实现的。其中关键技术:TDS-OFDM技术及其和绝对时间同步的复帧结构、信号帧的头和帧体保护技术、低密度校验纠错码(LDPC)等,体现了国标的自主创新特点,为数字电视领域首次采用。其硬件实现,亦尚未有具体产品参考。 本文首先介绍了当今国内外数字电视的发展现状,中国数字电视地面广播传输国家标准的颁布背景。并对国标系统技术原理框架,发端系统的整体结构以及FPGA设计的相关知识进行了简要介绍。在此基础上,第三章重点、详细地介绍了基于FPGA实现的发射端系统各主要功能模块的具体结构设计,论述了系统中各功能模块的FPGA设计和实现,包括设计方案、算法和结构的选取、FPGA实现、仿真分析等。第四章介绍了对整个系统的级连调试过程中,对系统结构进行的优化调整,并对级连后的整个系统的性能进行了仿真、分析和验证。作者在项目中完成的工作主要有: 1.阅读相关资料,了解并分析国标系统的技术结构和原理,分解其功能模块。 2.制定了基于国标的发端系统FPGA实现的框架及各模块的接口定义。 3.调整和改进了3780点IFFT OFDM调制模块及滚降滤波器模块的FPGA设计并验证。 4.完成了扰码器、前向纠错编码、符号星座映射、符号交织、系统信息复用、频域交织、帧体数据处理、同步PN头插入、以及信号成形4倍插值滚降滤波器等功能模块的FPGA设计和验证。 5.在系统级连调试中,利用各模块数据结构特点,优化系统模块结构。 6.完成了整个发射端系统FPGA部分的调试、分析和验证。

    标签: FPGA 数字电视 地面广播

    上传时间: 2013-04-24

    上传用户:zzbbqq99n