虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

频率信号

  • 第一步是计算输人信号单边功率谱密度(ESD)。使用快 %速傅里叶(FFr)算法将信号从时域转换到频域。因为FFr算法的输出是离散谱

    第一步是计算输人信号单边功率谱密度(ESD)。使用快 %速傅里叶(FFr)算法将信号从时域转换到频域。因为FFr算法的输出是离散谱,而这 %里我们需要的是连续谱,因此需要引人不同的比例因子来实现从离散谱到连续谱的转换。 %在第二步中,我们利用迭代算法计算出相对于特定阂值的ESD的最高和最低频率,从而 %估算出被检测信号所占用的带宽。这种算法同时适用于基带信号和已调制信号。最后, %在第三步中,我们给出了输出图形的原代码。

    标签: FFr ESD 信号 算法

    上传时间: 2013-12-28

    上传用户:watch100

  • 简易数字频率计题解.( 1997年 B 题 ) 编写与讲解人:田良(东南大学无线电系,2003年3月12日) 一)任务 设计并制作一台数字显示的简易频率计。 (二)要求 1.基本要求

    简易数字频率计题解.( 1997年 B 题 ) 编写与讲解人:田良(东南大学无线电系,2003年3月12日) 一)任务 设计并制作一台数字显示的简易频率计。 (二)要求 1.基本要求 (1)频率测量 a.测量范围 信号:方波、正弦波 幅度:0.5V~5V[注] 频率:1Hz~1MHz b.测试误差≤0.1% (2)周期测量 a.测量范围 信号:方波、正弦波 幅度:0.5V~5V[注] 频率:1Hz~1MHz b.测试误差≤0.1% 3) 脉冲宽度测量 a.测量范围 信号:脉冲波 幅度:0.5V~5V[注] 脉冲宽度≥100μs b.测试误差≤0.1% (4)显示器 十进制数字显示,显示刷新时间1~10秒 连续可调,对上述三种测量功能分别采用不同颜色的 发光二极管指示。 (5)具有自校功能,时标信号频率为1MHz。 (6)自行设计并制作满足本设计任务要求的稳压电源

    标签: 1997 2003 数字频率计 东南大学

    上传时间: 2013-12-26

    上传用户:xg262122

  • 实验内容 信号与系统试验报告 自己的作业 1.设有两个信号: 要求x(t)和h(t)采样形成离散序列

    实验内容 信号与系统试验报告 自己的作业 1.设有两个信号: 要求x(t)和h(t)采样形成离散序列, 参数选择如下: 采样率Δ=4ms, 频率f=30Hz, a=2f2ln(M), M=2.5 在MATLAB下实现连续信号离散化, 并绘制出离散形式的信号波形。

    标签: 实验 信号与系统 信号 报告

    上传时间: 2014-11-05

    上传用户:xauthu

  • 信号与系统试验报告 离散傅立叶变换(DFT)和频谱分析 一、实验内容 1、实验题目 (1)编写DFT、IDFT程序

    信号与系统试验报告 离散傅立叶变换(DFT)和频谱分析 一、实验内容 1、实验题目 (1)编写DFT、IDFT程序,并验证其正确性(提示:可利用冲激函数进行验证)。 (2)计算信号f(t)=e-at2sin(2∏ft)的离散傅立叶变换(DFT),求其振幅谱,相位谱、振幅最大值对应的频谱(检测主频)以及对发f(t)进行DFT变换的结果实现IDFT变换,并画出图形。 参数选择如下:频率f =30HZ,a=f 2㏑(M),M=2.5 2、通过实验理解信号振幅谱、相位谱的物理意义,掌握DFT、IDFT算法的实现方法。

    标签: DFT IDFT 实验 信号与系统

    上传时间: 2016-06-13

    上传用户:sammi

  • 分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL

    分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL,Xilinx的DLL)来进行时钟的分频、倍频以及相移设计,但是,对于时钟要求不太严格的设计,通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源,再者,这种方式只消耗不多的逻辑单元就可以达到对时钟操作的目的。 偶数倍分频:偶数倍分频应该是大家都比较熟悉的分频,通过计数器计数是完全可以实现的。如进行N倍偶数分频,那么可以通过由待分频的时钟触发计数器计数,当计数器从0计数到N/2-1时,输出时钟进行翻转,并给计数器一个复位信号,使得下一个时钟从零开始计数。以此循环下去。这种方法可以实现任意的偶数分频。

    标签: altera FPGA PLL 分频器

    上传时间: 2016-06-14

    上传用户:wpwpwlxwlx

  • 设计了一基于现场可编程门阵列(FPGA)的低频数字式相位测量仪。该测量仪包括数字式移相信号发生器和相位测量仪两部分

    设计了一基于现场可编程门阵列(FPGA)的低频数字式相位测量仪。该测量仪包括数字式移相信号发生器和相位测量仪两部分,分别完成移相信号的发生及其频率、相位差的预置及数字显示、发生信号的移相以及移相后信号相位差和频率的测量与显示几个功能。其中数字式移相信号发生器可以产生预置频率的正弦信号,也可产生预置相位差的两路同频正弦信号,并能显示预置频率或相位差值;相位测量仪能测量移相信号的频率、相位差的测量和显示。两个部分均采用基于FPGA的数字技术实现,使得该系统具有抗干扰能力强, 可靠性好等优点。

    标签: FPGA 数字式 相位测量仪 现场可编程门阵列

    上传时间: 2016-06-18

    上传用户:zhliu007

  • dds信号发生器

    dds信号发生器,可以产生任意频率的正弦波,发波和谐波.已经编译通过

    标签: dds 信号发生器

    上传时间: 2014-01-11

    上传用户:凌云御清风

  • 信号发生器:产生各种波形

    信号发生器:产生各种波形,基本能实现功能,频率可以调节,幅度0~5V可以变化

    标签: 信号发生器 波形

    上传时间: 2016-07-01

    上传用户:邶刖

  • 该程序实现一个频率计

    该程序实现一个频率计,测量范围:1-49999999赫兹,用8为数码管扫描显示出被测信号的频率。 INT_DIV模块用于对系统的频率进行分频,此模块的输出信号为被测信号的频率,可以自己设定分频系数,验证频率计的功能,实际应用中,可去掉此模块,直接把待测信号加到CLKCIN端即可。 MYPINLVJI模块是实现频率计的主程序,对系统时钟进行分频,产生0.5赫兹的信号,在此信号的高电平期间(时间为1秒)对输入的信号进行计数,从而实现频率测量,最后用7段数码管显示出测量的频率。

    标签: 程序 频率计

    上传时间: 2013-12-30

    上传用户:ommshaggar

  • 简单的数字频率计

    简单的数字频率计,source为输入,可以测量其频率,在maxplux中使用,需要标准的1hz时钟信号。

    标签: 数字频率计

    上传时间: 2013-12-09

    上传用户:wsf950131