介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法。详细描述了其工作原理和设计思想，并用可编程逻辑器件FPGA加以实面。
上传时间： 2013-10-20
上传用户：yl8908
DSP 实现软件锁相环
上传时间： 2013-11-05
上传用户：cazjing
软件锁相环设计相关资料料
标签： 软件锁相环
上传时间： 2015-01-02
上传用户：x18010875091
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF
上传时间： 2014-06-09
上传用户：daguda
用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench
上传时间： 2014-01-20
上传用户：zwei41
锁相环程序，用MATLAB 编写，用来防真琐相环的工作过程。有学习价值
上传时间： 2015-03-31
上传用户：zhangzhenyu
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF
上传时间： 2013-12-31
上传用户：hphh
三洋锁相环IC L72130的收音搜台驱动代码，
上传时间： 2015-04-12
上传用户：comua
数字锁相环DPLL实例程序，帮助理解PLL的结构和详细原理
上传时间： 2014-08-14
上传用户：saharawalker
采用4046实现的10m以下信号的锁相环 电路图。
上传时间： 2013-12-18
上传用户：pkkkkp
