数字锁相环(DPLL)技术在数字通信、无线电电子学等众多领域得到了极为广泛的应用。与传统的模拟电路实现的PLL相比，DPLL具有精度高、不受温度和电压影响、环路带宽和中心频率编程可调、易于构建高阶锁相环等优点。
上传时间： 2013-12-18
上传用户：libenshu01
运用MSP430驱动锁相环MB1504的程序，IAR编译。能够实现8—60Mhz频率范围精确锁定，步进为10khz
上传时间： 2017-05-11
上传用户：亚亚娟娟123
这样做的目的是要说明的应用提供 电子系统设计师的必要工具 设计和评估锁相环（ PLL ）的 配置集成电路。
上传时间： 2013-12-24
上传用户：colinal
用单片机控制锁相环，倍频数由外设键盘输入，输了频率范围0.1KHZ到80KHZ
上传时间： 2013-12-01
上传用户：维子哥哥
此为锁相环函数发生器 包括键盘扫描程序 频率显示程序 波形显示程序等等
上传时间： 2014-01-25
上传用户：fnhhs
小波变换在感应加热电源锁相环中的应用研究
上传时间： 2013-12-19
上传用户：sclyutian
锁相环设计的英文电子书，使用vhdl语言描述。
上传时间： 2013-12-24
上传用户：hopy
基于matlab的锁相环（PLL）仿真源代码
上传时间： 2017-07-08
上传用户：13517191407
锁相环的基本原理，设计结构，及实现过程介绍
标签： 锁相环
上传时间： 2017-07-17
上传用户：hgy9473
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上； 顶层文件是PLL.GDF
上传时间： 2017-07-24
上传用户：璇珠官人
